


## LOGICA CMOS

Un sistema digitale è un sistema che riceve in ingresso parole digitali, le elabora e fornisce in uscita altre parole digitali. Esso è costituito da diversi blocchi circuitali che svolgono alcune funzioni determinate.



**PORTE LOGICHE**: realizzano operazioni logiche su variabili booleane.  
(Logic GATES)

Sono allo base delle realizzazioni di funzioni digitali complesse.

Al loro interno le porte logiche sono realizzate connettendo opportunamente i transistori.

Storicamente le porte logiche sono state realizzate con diverse tecnologie  $\Rightarrow$  diverse FAMIGLIE LOGICHE, ognuna comprendente tutte le porte logiche "elementari".

TECNOLOGIA BIPOLEARE  
(transistori bipolari)

$\rightarrow$  TTL (TRANSISTOR - TRANSISTOR logic)

$\rightarrow$  ECL (EMITTER-COUPLED logic)

TECNOLOGIA MOS

$\rightarrow$  NMOS (N-channel MOSFET)

$\rightarrow$  CMOS (complementary MOSFET)

Ci limitiamo alla famiglia CMOS: (Tensione di funzionamento delle tecnologie)

COME SI ANALIZZA UNA PORTA LOGICA?

1. funzione logica svolta

$$y = f(A, B, C \dots)$$

2. Caratteristica Tensione di ingresso  $\neq$  Tensione di uscita

$$V_{\text{out}} = f(V_{\text{in}})$$

- livelli logici : che cosa vuol dire '1' o '0' ( $V_L, V_H$ )
- soglio di commutazione ( $V_{\text{th}}$ )
- margini di rumore (Noise Margin)

3. Dissipazione di potenza

} prodotto (ritardo  $\times$  consumo)

4. Velocità di risposta  
(tempo di risposta  
massima frequenza di commutazione)

\* INVERTORE Logico (NOT GATE)





- simbolo


• Funzione logica

IN	OUT
0	1
1	0

- implementazione "ideale"



- CARATTERISTICA DI TRASFERIMENTO o caratteristica ingresso-uscita  
è la curva nel piano ( $V_{IN}$ ,  $V_{OUT}$ ) che lega lo Tensione di uscita a quella applicata in ingresso



$V_{TH}$ : SOGLIA DI COMMUTAZIONE

- $V_{IN} < V_{TH} \Rightarrow$  interruttore aperto,  $I_H = 0$  (non c'è carico)

$$\hookrightarrow V_{OUT} = V_A - R \cancel{I_R} = V_A$$

- $V_{IN} > V_{TH} \Rightarrow$  interruttore chiuso  $\Rightarrow$  uscita cortocircuito

Tra i messa

$$\hookrightarrow V_{OUT} = 0$$


R limita la corrente assorbita dall'implementazione

$$I_L = \frac{V_A}{R}$$


altrimenti avrei un cortocircuito quando chiudo l'interruttore

$\Rightarrow$  DISSIPAZIONE DI POTENZA STATICHE:  $P_{STAT} = V_A \frac{I_H + I_L}{2} = \frac{1}{2} \frac{V_A^2}{R}$


- IMPLEMENTAZIONE con due interruttori (mosfet o transistor)



$V_{IN} < V_{TH} \Rightarrow SW1$  APERTO  
 $SW2$  CHIUSO




$V_{IN} > V_{TH} \Rightarrow SW1$  CHIUSO  
 $SW2$  APERTO




$\hookrightarrow$  in presenza di corico la corrente stazionaria possibile è nulla perché c'è sempre un interruttore aperto  $\Rightarrow$  non dissipato potenzia.


m.b. devo usare due tipi diversi di interruttori in modo che con un ingresso alto uno sia aperto e l'altro chiuso e viceversa -

#### \* CARATTERISTICA DI TRASFERIMENTO INGRESSO USCITA REALE



Due invertitori identici in cascata, che cosa succede?






Se la porta  $\downarrow$  fornisce in uscita uno  $\emptyset$ , questo è correttamente interpretato finché eventuali disturbi presenti insieme al segnale non superino l'ampiezza data da  $NM_L$ .

Si definisce MARGINE DI RUMORE, il margine di sicurezza che evita che una porta logica produca in uscita livelli logici errati in presenza di rumore sovrapposto al segnale di ingresso.

↳ se i disturbi possono essere sia positivi che negativi e di pari ampiezza sulle due polarità  $\Rightarrow$  voglio il massimo margine di rumore per entrambi i valori logici:

$$NM_L = NM_H = \frac{VA}{2}$$


da corollario reale è diversa in generale



- ① • livello logico alto  $V_H$  non è uguale a  $VA$
- ② • livello logico basso  $V_L$  non è uguale a 0
- ③ • la regione di transizione ha pendenza finita.
- ④ • le regioni non-di-transizione hanno pendenza non nulla.

Colcolismo, punti solenti della caratteristica

### • TENSIONE DI SOGLIA




$V_{\text{TH}}$  separa i valori "bassi" di  $V_{\text{IN}}$  da quelli "alti":

$$V_{\text{IN}} > V_{\text{TH}} \Rightarrow V_{\text{OUT}} < V_{\text{IN}}$$

$$V_{\text{IN}} < V_{\text{TH}} \Rightarrow V_{\text{OUT}} > V_{\text{IN}}$$

Si definisce SOGLIA DI COMMUTAZIONE la tensione di ingresso corrispondente all'intersezione fra la caratteristica dell'invertitore e la bisettrice del primo quadrante.


### • MARGINI DI RUMORE



$$V_{\text{OH}} - V_{\text{OL}} = \text{SWING LOGICO}$$


Più lo swing logico è ampio, più i valori logici sono distinguibili e più è ridotta la possibilità di errore.

La pendolarità di  $V_{\text{OUT}}/V_{\text{IN}}$  della caratteristica di trasferimento rappresenta il "guadagno" di tensione dell'invertitore: nell'intorno della soglia tale guadagno deve essere maggiore di 1 in modo da garantire la RIGENERATIVITÀ DEI LIVELLI LOGICI (se in ingresso ad un invertitore abbiamo un segnale di ricono sul lato sopra della soglia,



Il corrispondente segnale in uscita sarà inferiore allo logico, di una quantità maggiore e se questo è dato in ingresso ad un 3° invertitore, l'uscita si sposterà progressivamente verso la tensione associata all'uno logico.

Dati due invertitori:



$NM_L$ : indice di quanto può crescere il valore di uscita basso  $V_{OL}$  a causa di un disturbo affinché all'ingresso dello porte successive sia interpretato come livello basso


$$NM_L = V_{IL} - V_{OL}$$

$NM_H$ : indice di quanto può crescere il valore di uscita alto  $V_{OH}$  a causa di un disturbo affinché all'ingresso dello porte successive sia interpretato come livello alto

$$NM_H = V_{OH} - V_{IH}$$

## \* INVERTITORE CMOS

Vediamo come realizzare la porta NOT in tecnologia CMOS



$$\cdot V_{GSN} = V_{IN}$$

$$V_{DS_m} = V_{out}$$

$$\therefore V_{GS_p} = V_{DD} + V_{IN}$$



$$V_{DSp} = -V_{DD} + V_{out}$$

 CASI LIMITE

- $V_{IN} > V_{DD} + |V_{TP}| \rightarrow |V_{GSP}| < |V_{TP}| \rightarrow$  P-MOS interdetto
  - $V_{IN} < V_{TN} \rightarrow V_{GSN} < V_{TN} \rightarrow$  N-MOS interdetto



Un entrambi i casi la corrente circolante nell'invertitore è nulla e non si ha carico di Tensione sul Mos in conduzione.

$$(A) V_{IN} = V_{DD}$$



$\Downarrow$  la corrente è pressoché nulla in questo stato (tutte le correnti di perdita delle giunzioni)

$$(B) V_{IN} = 0V$$




la corrente circolante poiché  $j_n$  in questo caso è nulla  
 ↳ dissipazione di potenza circa uguale a zero.

### \* ANALISI STATICA E CARATTERISTICA DI TRASFERIMENTO

$$H_p: \cdot k_m = k_p \Rightarrow \left(\frac{W}{L}\right)_N / \left(\frac{W}{L}\right)_P = \frac{\mu_p}{\mu_n} \approx \frac{1}{2.5}$$

$$\cdot V_{TN} = |V_{Tp}| = V_T$$

↳ caratteristiche dei due MOS simmetriche rispetto alla Tensione di ingresso  $V_{IN}$  → ottimizzazione della caratteristica di trasferimento.



① A-B  $V_{IN} < V_{TN} \Rightarrow$  N-MOS in interdizione

P-MOS conduce ( $I_D = 0$ )

$$\Rightarrow V_{OH} = V_{DD}$$

(2) BC

NMOS comincia a condurre ed è in saturazione



usata è data dall'intersezione delle caratteristiche dei due MOS con P-MOS in zona ohmica e NMOS in zona di saturazione.

In questa regione è collocato il punto di tangente (-d), detto  $V_{IL}$ .

Limite della zona di saturazione si ha quando PMOS va in saturazione

$$|V_{DS_P}| = |V_{GS_P}| - V_{T_P}$$

$\uparrow$   $\nwarrow$   $\downarrow$

$$V_{DD} - V_{IN}$$

↓  $V_{OUT} = V_{IN} - |V_{T_P}| = V_{IN} + V_T \quad (*)$

↪ NMOS è al limite di saturazione

NON FARLE

$$V_{DS_N} = V_{GS_N} - V_{T_N}$$

$\uparrow$   $\nwarrow$   $\downarrow$

$$V_{OUT} \quad V_{IN}$$

↓  $V_{OUT} = V_{IN} - V_{T_N}$

- Correnti nei due MOS in saturazione  $i_{D_N} = i_{D_P}$

$$j_{D_N} = k \frac{(V_{DD} - V_{IN})^2}{V_{GS_N}}$$

$$j_{D_P} = k \frac{(\underbrace{V_{DD} + V_{IN}}_{\text{stato z. sat}} - V_{T_P})^2}{V_{GS_P}}$$

stato z. sat  $V_{IN} - V_{T_N} = V_{DD} - V_{IN} + V_T \Rightarrow V_{IN} = \frac{V_{DD}}{2} \quad (**)$

stato z. sat  $(++)$   $\Rightarrow V_{OUT} = \frac{V_{DD}}{2} - |V_{T_P}| \Rightarrow$  PMOS entra in saturazione

NON FARLE

(3) CD entrambi i MOS in saturazione ed hanno lo stesso  $V_{GS}$

$$V_{IN} = \frac{V_{DD}}{2} \quad \text{soglia logica dell'invertitore}$$

C  $V_{DS_P} = V_{GS_P} - V_T \Rightarrow V_{DD} - V_{OUT} = V_{DD} - V_{IN} - V_T$

↪  $[V_{OUT}]_C = V_{IN} + V_T = \frac{V_{DD} + V_T}{2}$

D  $V_{DS_N} = V_{GS_N} - V_T \Rightarrow [V_{OUT}]_D = V_{IN} - V_T = \frac{V_{DD} - V_T}{2}$

④ DE corrisponde ~~per NPN~~ con NMOS in zona ohmica  
P MOS in saturazione  
qui si trova  $V_{IH}$

⑤ EF  $V_{IN}$  t.c.  $|V_{IN} - V_{DD}| < V_T$

Punti motorevoli  $V_{IL_{max}}$ ,  $V_{IH_{min}}$ : si basa sulle calcolazioni fatti solo per regioni di simmetria

$V_{IH_{min}}$ : NMOS in zona ohmica  
 $V_{IL_{max}}$ : PMOS in zona di saturazione

dai non fare

$$I_{Dn} = k \left[ (V_{GS_N} - V_T) V_{DS_N} - V_{DS_N}^2 \right] = k \left[ 2(V_{IN} - V_T) V_{OUT} - V_{OUT}^2 \right]$$

$$I_{Dp} = k \left( V_{GS_p} - V_T \right)^2 = k \left( V_{DD} - V_{IN} - V_T \right)^2$$

$$I_{Dn} = I_{Dp}$$

$$k \left[ 2(V_{IN} - V_T) V_{OUT} - V_{OUT}^2 \right] = k \left( V_{DD} - V_{IN} - V_T \right)^2 (*)$$

Derivo rispetto a  $V_{IN}$

$$2V_{OUT} + 2(V_{IN} - V_T) \frac{dV_{OUT}}{dV_{IN}} - 2V_{OUT} \frac{dV_{OUT}}{dV_{IN}} = -2(V_{DD} - V_{IN} - V_T)$$

$$V_{IN} = V_{IH} \Rightarrow \left. \frac{dV_{OUT}}{dV_{IN}} \right|_{V_{IN}=V_{IH}} = -1$$

$$2V_{OUT} - 2(V_{IH} - V_T) + 2V_{OUT} = -2(V_{DD} - V_{IH} - V_T)$$

$$4V_{OUT} - 2V_{IH} + 2V_T + 2V_{DD} - 2V_{IH} - 2V_T = 0$$

$$V_{IH} = V_{OT} + \frac{V_{DD}}{2} \quad (**)$$

$$(*) + (**) \Rightarrow V_{OUT} = \frac{1}{4} \left( \frac{V_{DD}}{2} - V_T \right)$$

$$\downarrow \\ V_{IH_{min}} = \frac{1}{4} \left( \frac{V_{DD}}{2} - V_T \right) + \frac{V_{DD}}{2} = \frac{5}{8} V_{DD} - \frac{V_T}{4}$$

$V_{IL}$  si ottiene con considerazioni di simmetria:

$$V_{IH} - \frac{V_{DD}}{2} = \frac{V_{DD}}{2} - V_{IL} \Rightarrow V_{IL} = \max \left( \frac{3}{2} \frac{V_{DD}}{2} + V_T \right)$$



Calcoliamo i margini di guadagno


$$\rightarrow NM_L = V_{IL_{\max}} - V_{OL} = V_{IL_{\max}} - 0 = \frac{1}{4} \left( \frac{3}{2} V_{DD} + V_T \right)$$

$$\begin{aligned} \rightarrow NM_H &= V_{OH} - V_{IH} = V_{DD} - V_{IH_{\min}} = V_{DD} - \frac{5}{8} V_{DD} + \frac{V_T}{4} = \\ &= \frac{3}{8} V_{DD} + \frac{V_T}{4} \end{aligned}$$

→ avendo fissato  $V_{TN} = |V_{Tp}| = V_T$  e  $k_p = k_m$

i margini di guadagno sono uguali e le caratteristiche dell'invertitore è simmetrico

### \* EFFETTI DELLA DIVERSA TENSIONE DI ALIMENTAZIONE




- uscita costante per  $V_{IN} < V_{TN}$

$$V_{IN} > (V_{DD} - |V_{Tp}|)$$


- In considerazione che  $V_{OH}$  e  $V_{OL}$  si ha per  $V_{IN} = \frac{V_{DD}}{2}$

### \* EFFETTI DELLA DIVERSITÀ DI K



# Noise Margins

The transfer function of a digital inverter will typically look something like this:



Note that there are essentially **three** regions to this curve:

- I. The region where  $v_I$  is relatively low, so that the output voltage  $v_O$  is high.
- II. The region where  $v_I$  is relatively high, so that the output voltage  $v_O$  is low.
- III. The **transition region**, where the input/output voltage is in an **indeterminate state** (i.e, an **ambiguous** region between high and low).

Note that the transition region is rather arbitrarily defined by the points on the transfer function where the magnitude of the slope is greater than one (i.e., where  $|dV_O/dV_I| > 1.0$ ).

Although this transfer function looks rather simple, there are actually several parameters that we use to characterize this transfer function—and thus characterize the digital inverter as well!

1. First of all, let's consider the case when  $V_I=0$ . The output of the digital inverter in this condition is defined as  $V_{OH}$  (i.e., OH → "output high"), i.e.:


$$V_{OH} \doteq V_O \text{ when } V_I = 0$$

Thus,  $V_{OH}$  is essentially the "ideal" inverter high output, as it is the output voltage when the inverter input is at its ideal low input value  $V_I=0$ . Typically,  $V_{OH}$  is a value just slightly less than supply voltage  $V^+$ .

2. Now, let's consider the case when  $V_I=V^+$ . The output of the digital inverter in this condition is defined as  $V_{OL}$  (i.e., OL → "output low"), i.e.:

$$V_{OL} \doteq V_O \text{ when } V_I = V^+$$

Thus,  $V_{OL}$  is essentially the “ideal” inverter low output, as it is the output voltage when the inverter input is at its ideal high input value  $v_I = V^+$ . Typically,  $V_{OL}$  is a value just slightly greater than 0.



3. The “boundary” between region I and the transition region of the transfer function is denoted as  $V_{IL}$  (i.e., IL  $\rightarrow$  “input low”). Specifically, this is the value of the input voltage that corresponds to the first point on the transfer function where the slope is equal to -1.0 (i.e., where  $d v_O / d v_I = -1.0$ ).


Effectively, the value  $V_{IL}$  places an upper bound on an acceptably “low” value of input  $v_I$ —any  $v_I$  greater than  $V_{IL}$  is not considered to be a “low” input value. I.E.:

$v_I$  considered "low" only if  $v_I < V_{IL}$

4. Likewise, the "**boundary**" between region II and the transition region of the transfer function is denoted as  $V_{IH}$  (i.e., IH  $\rightarrow$  "input high"). Specifically, this is the value of the input voltage that corresponds to the **second** point on the transfer function where the **slope** is equal to -1.0 (i.e., where  $d v_O / d v_I = -1.0$ ).

Effectively, the value  $V_{IH}$  places a **lower bound** on an acceptably "high" value of input  $v_I$ —any  $v_I$  lower than  $V_{IH}$  is **not** considered to be a "high" input value. I.E.:

$v_I$  considered "high" only if  $v_I > V_{IH}$



Note then that the **input voltages** of the transition region (i.e.,  $V_{IL} < V_I < V_{IH}$ ) are **ambiguous** values—we **cannot** classify them as either a digital “low” value or a digital “high” value.

Accordingly, the **output voltages** in the transition region are both significantly less than  $V_{OH}$  and significantly larger than  $V_{OL}$ . Thus, the **output voltages** that occur in the transition region are likewise **ambiguous** (cannot be assigned a logical state).

**Lesson learned → Stay away from the transition region!**

In other words, we must ensure that an **input voltage** representing a logical “low” value is **significantly lower** than  $V_{IL}$ , and an **input voltage** representing a logical “high” value is **significantly higher** than  $V_{IH}$ .




**Q:** *Seems simple enough! Why don't we end this exceedingly dull handout and move on to something more interesting!?*



**A:** Actually, staying **out** of the transition region is sometimes **more difficult** than you might first imagine!

The reason for this is that in a **digital system**, the devices are **connected together**—the input of one device is the output of the other, and vice versa.

For example:



Say that the input to the first digital inverter is  $v_{I1} = V^+$ . The output of that inverter is therefore  $v_{O1} = V_{OL}$ . Thus, the input to the second inverter is likewise equal to  $V_{OL}$  (i.e.,  $v_{I2} = v_{O1} = V_{OL}$ ).




*Q: So? This doesn't seem to be a problem—after all, isn't  $V_{OL}$  much lower than  $V_{IL}$ ??*

**A:** True enough! The input  $v_{I2}=V_{OL}$  is typically **well below** the maximum acceptable value  $V_{IL}$ . In fact, we have a specific name for the difference between  $V_{IL}$  and  $V_{OL}$ —we call this value **Noise Margin (NM)**:


$$NM_v = V_{IL} - V_{OL} \quad [Volts]$$

The noise margin essentially tells us **how close** we are to the **ambiguous** transition region for a typical case where  $v_I = V_{OL}$ . Of course, we do **not** wish to be close to this transition region at all, so **ideally** this noise margin is **very large**!

Now, consider the **alternate** case where  $v_{I1}=0.0$  V. The **output** of the **first inverter** is therefore  $v_{O1} = V_{OH}$ . Thus, the **input** to the **second inverter** is likewise equal to  $V_{OH}$  (i.e.,  $v_{I2} = v_{O1} = V_{OH}$ ).



**Q:** This still doesn't seem to be a problem—after all, isn't  $V_{OH}$  much larger than  $V_{IH}$ ??




**A:** Again, this is **true** enough! The input  $v_{I2} = V_{OH}$  is typically **well** above the minimum acceptable value  $V_{IH}$ . We can again specify the **difference** between  $V_{IH}$  and  $V_{OH}$  as a **noise margin** (NM):


$$NM_H = V_{OH} - V_{IH} \quad [Volts]$$

This **noise margin** essentially tells us how **close** we are to the ambiguous **transition region** for a typical case where  $v_I = 0.0 \text{ V}$ . Of course, we do **not** wish to be close to this transition region at all, so ideally this noise margin is **very large**!


**Q:** I don't see why we care about the values of these "noise margins". Isn't the simple fact that  $V_{OL} < V_{IL}$  and  $V_{OH} > V_{IH}$  sufficient?



**A:** Ideally yes. However, in our example we have made one important **assumption** that in fact may **not** be true! It turns out that in a **real** digital circuit,  $v_{I2}$  may **not** be equal to  $v_{O1}$ !!



**Q:** What! How can this be possible? It appears to me that  $V_{I2}$  must be equal to  $V_{O1}$ !?




**A:** It turns out that for a **real** digital circuit, a lot can happen **between** the output of one device and the input to another. The voltage at the input of a device might be affected by **many sources—only one of which is the output device connected to it!**

Examples of these “extra” sources include:


1. Thermal noise
2. Coupled signals
3. Power supply transients

We will **combine** the effect of all of these sources together into one “noise” source  $v_n(t)$ . Thus, a **better model** for our digital circuit example is:



Now, let's reconsider the case where  $v_{II} = V^+$ . We find that the input to the second digital inverter is then

$$v_{I2} = V_{OL} + v_n(t):$$



Now we see the problem! If the noise voltage is too large, then the input to the second inverter will exceed the maximum low input level of  $V_{IL}$ —we will have entered the dreaded transition region!!!!

To avoid the transition region, we find that the input to the second inverter must be less than  $V_{IL}$ :

$$\begin{aligned} V_{OL} + v_n(t) &< V_{IL} \\ v_n(t) &< V_{IL} - V_{OL} \\ v_n(t) &< NM_L \end{aligned}$$

Look at what this means! It says to avoid the transition region (i.e., for the input voltage to have an unambiguously "low" digital level), the noise must be less than noise margin  $NM_L$  for all time  $t$ !

Thus, if the noise margin  $NM_L$  is large, the noise  $v_n(t)$  can be large without causing any deleterious effect (deleterious effect  $\rightarrow$  transition region). Conversely, if the noise margin  $NM_L$  is small, then the noise must be small to avoid ambiguous voltage levels.

**Lesson learned  $\rightarrow$  Large noise margins are very desirable!**

Considering again the example circuit, only this time with  $v_I=0.0$  V, we find that to avoid the transition region (verify this for yourself!):

$$\begin{aligned} V_{OH} + v_n(t) &> V_{IH} \\ v_n(t) &> V_{IH} - V_{OH} \\ v_n(t) &> -NM_H \\ -v_n(t) &< NM_H \end{aligned}$$

Note that the noise  $v_n(t)$  is as likely to be positive as negative—it is in fact **negative** valued noise that will send  $v_{I2}$  to a value **less** than  $V_{IH}$ !


Thus, we can make the statement that the **magnitude** of the noise  $v_n(t)$  must be **less** than the **noise margins** to avoid the ambiguous values of the disturbing **transition region!** I.E., make sure that:

$$|v_n(t)| < NM \quad \text{for all time } t$$

## \* COMPORTAMENTO DINAMICO DELL'INVERTORE CMOS

- transizione uscita ALTO  $\rightarrow$  BASSO


Definiamo TEMPO DI PROPAGAZIONE il rettangolo  $T_{DD}$  tra il segnale di ingresso e l'uscita corrispondente nel passaggio per il 50% dell'escursione logica ( $\frac{V_{OH} + V_{OL}}{2}$ )



$t=0^-$  NMOS in interdizione  
PMOS in zona ohmica

$t=0^+$  NMOS entra in conduzione ( $V_{GSN} = V_{DD}$ ) in zona di saturazione ( $V_{GD} = 0$ )  
PMOS in interdizione

INTOS si comporta da generatore di corrente costante e scarica la capacità  $C_L$ .



Il tempo di propagazione è il tempo di passaggio dal punto A al punto B, in cui l'INTOS è già in zona ohmica, dove il MOSFET è approssimabile con una resistenza non lineare.

In prima approssimazione approssimiamo la corrente in

quel tratto con la corrente massima  $I_N = k_n(V_{DD} - V_{TN})^2$



$$t_{PHL} \approx \frac{Q_{condensatore}}{I_N} = \frac{C_L \left( V_{DD} - \frac{V_{DD}}{2} \right)}{I_N} = I_N \cdot \frac{\frac{1}{2} C_L}{\frac{V_{DD}}{2}} V_{OUT}$$

$$= \frac{C_L \left( \frac{V_{DD}}{2} \right)}{k_n (V_{DD} - V_{TN})^2} = \frac{\frac{1}{2} C_L V_{DD}}{2 k_n (V_{DD} - V_{TN})^2} \quad I(\frac{V_{OUT}}{dt}) C_L \frac{dV_{OUT}}{dt}$$

Per essere più precisi dobbiamo dividere il calcolo per le due zone di funzionamento del MOS e canale N.

- NMOS in saturazione

$$\boxed{t_{PHL_1}} = \frac{Q_{condensatore}}{I_N} = \frac{C_L (V_{DD} - (V_{DD} - V_{TN}))}{k_n (V_{DD} - V_{TN})^2} \quad \text{da portare via}$$

$$= \frac{C_L V_{TN}}{k_n (V_{DD} - V_{TN})^2}$$

- NMOS in zona ohmica

$$\left\{ \begin{array}{l} I_N = C_L \frac{dV_{OUT}}{dt} \\ I_N = k_n \left[ (V_{DD} - V_T) V_{OUT} + V_{OUT}^2 \right] \end{array} \right.$$

$$\int_0^{t_{PHL_2}} k_n dt = C_L \int_{V_{DD}-V_{TN}}^{\frac{V_{DD}}{2}} \frac{dV_{OUT}}{\left[ 2(V_{DD} - V_{TN}) V_{OUT} - V_{OUT}^2 \right]}$$

$$\begin{aligned} \int \frac{dx}{(a-x)x} &= \\ &= \int \frac{dx}{a(a-x)} + \int \frac{dx}{ax} = \\ &= \frac{1}{a} \ln \left( \frac{x-a}{x} \right) \end{aligned}$$


$$\boxed{t_{PHL_2}} = \frac{C_L}{k_n} \frac{1}{2(V_{DD} - V_T)} \cdot \ln \left[ \frac{\frac{V_{DD}}{2} - 2(V_{DD} - V_{TN})}{\frac{V_{DD}}{2}} \cdot \frac{V_{DD} - V_{TN}}{(V_{DD} - V_{TN}) - 2(V_{DD} - V_{TN})} \right]$$

$$= \frac{C_L}{k_n} \frac{1}{2(V_{DD} - V_T)} \cdot \ln \left[ \frac{-2}{V_{DD}} \left( \frac{V_{DD}}{2} - 2V_{DD} + 2V_{TN} \right) \right] =$$

$$= \frac{C_L}{k_n} \frac{1}{2(V_{DD} - V_T)} \cdot \ln \left[ \frac{2}{V_{DD}} \left( \frac{3}{2} V_{DD} - 2V_{TN} \right) \right] =$$

$$= \frac{C_L}{2k_n (V_{DD} - V_T)} \cdot \ln \left[ \frac{3V_{DD} - 4V_{TN}}{V_{DD}} \right]$$

• Seconda ulteriore approssimazione Nmos in zona ohmica



$$R_{DS} = \frac{\partial V_{DS}}{\partial I_{DS}} = \frac{1}{\frac{\partial I_D}{\partial V_{DS}}} = \frac{1}{\underbrace{\frac{1}{2} \mu_n C_{ox} \frac{W}{L} \cdot [2(V_{GS} - V_T) + 2V_{DS}]}_{k_N}} =$$

$$= \frac{1}{2 k_N [V_{GS} - V_T - V_{DS}]} \quad \text{ma posso usare } R_{DS}|_{on} = \frac{1}{2 k_N (V_{GS} - V_T)}$$

$$V_{OUT} = V_{DD} \left[ \exp \left( - \frac{t}{R_{DS} C_L} \right) \right]$$

↓


$$t_{P_{HL}} \text{ è tale che } V_{OUT} = \frac{V_{DD}}{2} \Rightarrow \frac{1}{2} = \exp \left( - \frac{t}{R_{DS} C_L} \right)$$

$$t_{P_{HL}} = -R_{DS} C_L \ln \left( \frac{1}{2} \right) = R_{DS} C_L \ln 2 \approx 0.7 R_{DS} C_L$$

↓

ho sovraestimato la corrente  $\Rightarrow$  il  $t_{P_{HL}}$  è ~~maggiore~~ minore di quello vero (me ne devo ricordare ...)

\* approssimazione per eccesso



Suddiviso la scarica in due tratti:

- da (A) a (B) : nMOS saturato, soluzione esatta

$$t_{PHL,SAT} = \frac{Q_{V_{DD}-(V_{DD}-V_T)}}{I_{Dsat,m}} = \frac{C_L [V_{DD} - (V_{DD}-V_T)]}{k_m (V_{GS,m} - V_T)^2} \approx$$

$$= \frac{C_L V_T}{k_m (V_{DD}-V_T)^2}$$

- da (B) a (C) : nMOS ohmico, con resistenza variabile

$\Rightarrow$  approssimo con una resistenza costante  
(retta congiungente (B) all'origine):

$$R_{eq} = \left( \frac{I_{Dsat,m}}{V_{DD}-V_T} \right)^{-1} = \frac{V_{DD}-V_T}{I_{Dsat,m}}$$

$$\tau = C_L R_{eq}$$

$$V_{out}(t) = (V_{DD}-V_T) \exp(-t/\tau)$$

dove calcolare il tempo necessario perché l'esponentiale raggiunga  $\frac{V_{DD}}{2}$

$$\frac{V_{DD}}{2} = (V_{DD}-V_T) \exp\left(-\frac{t_{PHLOHM}}{\tau}\right)$$

$$t_{PHLOHM} = \tau \ln \frac{V_{DD}-V_T}{\frac{V_{DD}}{2}} = \tau \ln \frac{2(V_{DD}-V_T)}{V_{DD}}$$

↓

$$t_{PHL} = t_{PHLSAT} + t_{PHLOHM} = \frac{C_L V_T}{k_m (V_{DD}-V_T)^2} + \tau \ln \frac{2(V_{DD}-V_T)}{V_{DD}} =$$

$$= \frac{C_L V_T}{k_m (V_{DD}-V_T)^2} + \left[ \frac{C_L (V_{DD}-V_T)}{I_{Dsat,m}} \right] \ln \frac{2(V_{DD}-V_T)}{V_{DD}} =$$

$$= \frac{C_L}{k_m (V_{DD}-V_T)^2} \left[ V_T + (V_{DD}-V_T) \ln \frac{2(V_{DD}-V_T)}{V_{DD}} \right]$$

→ Il tempo di propagazione ALTO → BASSO segue la somma dei due contributi:

$$t_{PLH} = \frac{C_L}{b_N(V_{DD} - V_{TN})} \left[ \frac{V_{TN}}{V_{DD} - V_{TN}} + \frac{1}{2} \ln \left( \frac{3V_{DD} - 4V_{TN}}{V_{DD}} \right) \right]$$

Analogo è il calcolo del tempo di propagazione BASSO → ALTO ( $t_{PLH}$ ), ma questa volta l'NMOS è sempre in interdizione ed è il PMOS che conduce la capacità  $C_L$ .


Noti i tempi di propagazione  $t_{PLH}$  e  $t_{PHL}$  si definisce RITARDO DI PROPAGAZIONE

$$\tau_p = \frac{t_{PLH} + t_{PHL}}{2}$$

→ Per aumentare o diminuire la velocità dell'invertitore MOS occorre modificare  $\frac{W}{L}$  dei transistori - Maggiore è  $\frac{W}{L}$  maggiore risulta il  $k$  del transistor e quindi minore è il tempo di propagazione.

### \* DEDICAZIONE DI POTENZA STATICA E DINAMICA IN LOGICHE MOS

- Sia per ingresso alto ( $V_{DD}$ ) che per ingresso basso (0) la corrente nell'invertitore è nulla (pressoché...)  $\Rightarrow$  non c'è dissipazione di potenza statica (①)
- Due sono i contributi alla potenza dinamica, cioè quello relativo alle transizioni fra uno stato e l'altro.
  - ② corrente che attraversa i MOS nello stato in cui sono entrambi in condizione (POTENZA DI CROSS-COMPUTAZIONE)
  - ③ potenza spesa per la carica della capacità



$$I_{\text{picco}} = \frac{1}{2} \mu \cdot C_{\text{ox}} \frac{W}{L} \left( \frac{V_{\text{DD}} - V_T}{2} \right)^2, \text{ limitato dal MOSFET che conduce meno}$$

$$\overline{I}_{\text{cross-conduzione}} = \frac{I_{\text{picco}}}{2} \frac{V_{\text{DD}} - V_{T_N} - V_{T_P}}{V_{\text{DD}}}$$

$$\begin{aligned} \overline{P}_{\text{c-c}} &= \overline{I}_{\text{cc}} \cdot \overline{V} = \left( \frac{I_{\text{picco}}}{2} \frac{V_{\text{DD}} - 2V_T}{V_{\text{DD}}} \right) \cdot \left( V_{\text{DD}} \frac{2 \cdot t_{\text{rise}}}{T} \right) = \\ &= \frac{I_{\text{picco}}}{2} (V_{\text{DD}} - 2V_T) \text{ for trise 2} \end{aligned}$$

i due fronti  
periodo

③ non dipende dalla realizzazione dell'invertitore

$$E = V_{\text{DD}} \int I_{\text{c}} dt = V_{\text{DD}} Q_{C_L} = C_L V_{\text{DD}}^2$$

$\nwarrow C_L V_{\text{DD}}$

per metà dissipato nell'invertitore e per metà immagazzinato nel condensatore e perciò quando la capacità si scarica

$$\downarrow \quad \text{frequenza di commutazione}$$




$$P_D = f \cdot E = f C_L V_{\text{DD}}^2$$

$\downarrow$   
POTENZA TOTALE DISSIPATA

$$P = \underbrace{I \cdot V_{\text{DD}}}_{\approx 0} + P_{\text{c-c}} + f C_L V_{\text{DD}}^2 \underbrace{\left( N_{\text{sw}} \right)}_{\text{nole i leakages}}$$



ai dissutte che commutano, nelle hp. che tutte abbiano la stessa capacità di carico.

b) potenza spesa per la carica della capacità



- $t=0^- \quad V_{in} = 0 \quad \Rightarrow \text{Energia nel condensatore} = \frac{1}{2} CV_{DD}^2$

- $t=0 \quad V_{in} = V_{DD} \quad \Rightarrow \text{pMOS off, nMOS on}$ 
  - $\downarrow$  nMOS scarica la capacità fino a zero
  - $\frac{1}{2} CV_{DD}^2$  è dissipato dall'nMOS e rimossa dalla capacità



- $t=0^+ \Rightarrow V_{in} = 0 \Rightarrow \text{nMOS off, pMOS on}$

- $\downarrow$  pMOS carica la capacità con una corrente  $i(t)$  proveniente dall'induttore

$\hookrightarrow$  energia prelevata dall'induttore:

$$E = \int V_{DD} \cdot i(t) dt = V_{DD} \int i(t) dt = V_{DD} Q = CV_{DD}^2$$

- $\downarrow$  al termine della carica della capacità, la capacità è carica a  $V_{DD} \Rightarrow$

-  $\frac{1}{2} CV_{DD}^2$  è immagazzinata nel condensatore

-  $\frac{1}{2} CV_{DD}^2$  è dissipato dal pMOS nello fase di corris.



$\frac{1}{2} CV_{DD}^2$  per ogni ciclo è dissipato nell'mMOS e  $\frac{1}{2} CV_{DD}^2$  è dissipato per ogni ciclo del pMOS

$\hookrightarrow CV_{DD}^2$  è l'energia dissipata ad ogni ciclo



Potenza dissipata ,  $P = f CV_{DD}^2$

→ PRODOTTO RITARDO POTENZA

In generale  $P_{\text{d}} < P_{\text{g}}$

Ritardo e potenza consentono di volerlo al massimo livello

di integrazione realizzabile e la massima velocità di operazione.

In generale il miglioramento di uno delle due grandezze va a scapito dell'altra  $\Rightarrow$  problema di ottimizzazione per i progettisti

$$P_{\text{d}} \equiv f C_L V_{\text{DD}}^2$$

$$t_p = \frac{t_{\text{PHL}} + t_{\text{PLH}}}{2} = \frac{f}{2} \frac{C_L V_{\text{DD}}}{2R} \left[ \frac{2}{(V_{\text{DD}} - V_T)^2} \right]$$

$$\left. \begin{aligned} P_{\text{d}} \cdot t_p &= \\ &= f C_L^2 \frac{V_{\text{DD}}^3}{2R(V_{\text{DD}} - V_T)^2} \end{aligned} \right\}$$

Tale parametro è in generale un parametro di misura per le diverse famiglie logiche e ci dice che più piccolo è più elevata sarà la velocità di operazione a parità di potenza dissipata o minore sarà il consumo a parità di velocità operativa. Tipici valori (è un'energia!) sono da 1 - 10 pJ.

Come si può vedere il prodotto ritardo-potenza può essere ridotto diminuendo la capacità di carico  $C_L$  e diminuendo la tensione di alimentazione (Tendenza a realizzare logiche con alimentazione a tensioni sempre più basse.)

→ FAN-IN e FAN-OUT

d'uscita di uno porto logico deve essere in grado di pilotare più di uno porto.

Il FAN-IN di uno porto logico è il numero di ingressi che lo porta presenta ( $\rightarrow$  Numero di variabili in ingresso)

Il FAN-OUT di uno porto logico, è il numero di ingressi che possono essere pilotati dall'uscita di uno porto logico - dato che ogni porto logico connette allo

precedente aggiunge un condensatore parallelo portante logico che pilota la porta in uscita, quanto maggiore è il numero di porte che devono essere pilotate, maggiore è il valore dello capacità del condensatore  $C_L$  e quindi maggiore è il tempo di propagazione

↳ compromesso tra numero di porte "attaccate" ed una uscita di una porta logica e velocità di commutazione della porta.

## \* RICHIAMI DI ALGEBRA BOOLEANA

1849: G. Boole presenta una formulazione matematica per trattare la logica del pensiero umano e del ragionamento

ALGEBRA BOOLEANA: algebrico delle funzioni logiche binarie.

La funzione logica calcolata all'uscita di una porta è rappresentata da una variabile  $Y$  ed è funzione delle variabili logiche di ingresso

$$Y = f(A, B, \dots)$$

Per realizzare una qualsiasi funzione booleana, uno strumento logico deve fornire l'inversione (NOT) e una almeno delle ottee funzioni logiche (OR, AND)

la TABELLA DI VERITÀ riporta l'uscita  $Y$  per tutte le possibili combinazioni delle variabili di ingresso

### → OPERAZIONI LOGICHE BOOLEANE FONDAMENTALI


- NOT

$$Y = \bar{A}$$




- OR

$$Y = A + B$$



- AND

$$Y = A \cdot B$$



- NOR

$$Y = \overline{A + B}$$




- NAND

$$Y = \overline{A \cdot B}$$




## \* PORTA LOGICA ELEMENTARE CROS



- Una porta logica CROS consiste di due reti, una composta da Transistori NMOS (rete di pull-down) e una composta da di oppositivi PMOS (rete di pull-up)
- Per ogni variabile logica di ingresso in una porta CROS ci sono un Transistore NMOS nello rete di pull-down e un Transistore PMOS nello rete di pull-up  
 ↳ due Transistori per ogni variabile di ingresso
- per ogni possibile ingresso esiste un cammino con duttivo retto verso uno e una sola delle reti di pull-up e di pull-down.

## \* PORTA LOGICA NOR CROS


È la funzione logica OR negata, per cui è sufficiente che uno solo degli ingressi sia alto per portare l'uscita al livello logico basso




A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0

NOR

normalmente  
bassa




$\Rightarrow$   
CMOS



- $A = 0 \Rightarrow P_1 \text{ ON}; M_1 \text{ OFF}$
- $B = 0 \Rightarrow P_2 \text{ ON}; M_2 \text{ OFF}$

$$\} Y = 1$$



- $A = 1 \Rightarrow P_1 \text{ OFF}; M_1 \text{ ON}$
- $B = 0 \Rightarrow P_2 \text{ ON}; M_2 \text{ OFF}$

$$\} Y = 1$$

- $A = 0 \Rightarrow P_1 \text{ ON}; M_1 \text{ OFF}$
- $B = 1 \Rightarrow P_2 \text{ OFF}; M_2 \text{ ON}$


$$\} Y = 1$$

- $A = 1 \Rightarrow P_1 \text{ OFF}; M_1 \text{ ON}$
- $B = 1 \Rightarrow P_2 \text{ OFF}; M_2 \text{ ON}$

$$\} Y = 0$$


### \* APPLICAZIONE DEL TEOREMA DI DE MORGAN

a)  $Y = A \cdot B \cdot C + \bar{C} \cdot D$



## \* ESEMPI DI RETI DI PULL-UP E DI PULL-DOWN


- $\bar{Y} = A + B$



$$Y = \overline{A + B}$$

d'uscita è bassa quando o A o B sono alti


- $\bar{Y} = A \cdot B$




$$Y = \overline{A \cdot B}$$

d'uscita è bassa solo se sia A che B sono alti.

- $\bar{Y} = A + BC$




- $Y = \overline{A} + \overline{B}$



d'uscita è alta quando o A o B sono bassi

- $Y = \overline{A} \cdot \overline{B}$




d'uscita è alta quando sia A che B sono bassi

## \* PORTE LOGICHE COMPLESSE E DIMENSIONAMENTO DEI MOS.

Consideriamo la funzione logica:

$$Y = A \cdot B + C \cdot (D+E) = Y_1 + Y_2 \cdot Y_3$$

Essa possiede tre livelli di logico e richiede una porta OR, due porte AND e una NOR:




In questo modo sono necessari tre stadi elementari e, quindi, tre poggiali. Es ingrosso eusto, con svantaggi relativi al ritardo di propagazione e allo potenza dissipata.

La stessa funzione logica può essere realizzata in logica complessa CMOS: vediamo di costruire la rete di pull-down.

- poniamo in parallelo due reamiche realizzano la funzione  $Y_1$  e quella  $Y_2 \cdot Y_3$  rispettivamente
- $Y_1$  è realizzato ponendo in serie due NMOS pilotati da A e B
- $Y_2 \cdot Y_3$  è realizzato ponendo in serie un NMOS pilotato da C al parallelo di altri due NMOS pilotati da D e da E.

$$\bar{Y} = A \cdot B + C \cdot (D+E)$$



Vediamo quale è la condizione più grave nel nostro caso: nel passaggio dell'uscita dal livello logico basso al quello alto (scorciato dalla capacità di uscita attraverso la rete dei PMOS), la condizione più sfavorevole è quando conduce uno solo dei due rombi in parallelo (per ogni blocco in serie) e nel secondo blocco quando si trovano a condurre i due PMOS D e E in serie.

Nel passaggio dell'uscita dal livello logico alto a quello basso (scorci della capacità attraverso la rete degli NMOS) la condizione più grave si ha quando conduce uno dei due rombi in parallelo e uno solo dei due NMOS D e E per quanto riguarda il rombo di destra.

Soltamente si impone l'uguaglianza di  $t_{PHL} = t_{PLH}$ , quindi si richiede che gli invertitori equivalenti abbiano  $k_N = k_P$  e quindi:

$$\left(\frac{W}{L}\right)_{P_{EQ}} = 2.5 \left(\frac{W}{L}\right)_{m_{EQ}}$$

dove  $\left(\frac{W}{L}\right)_{eq}$  indica il fattore di forma dei MOS dell'invertitore equivalente.

Si moltiplica per i MOS in parallelo:

$$\left(\frac{W}{L}\right)_{eq} = \sum_k \frac{W_k}{L_k k}$$

e per i MOS in serie


$$\left(\frac{W}{L}\right)_{eq} = \frac{1}{\sum_k \frac{L_k}{W_k k}}$$

Nel nostro caso dobbiamo considerare per i PMOS le configurazioni:


- A (B) in serie con D+E (la più grave)
- A (B) in serie con C

→ NOTA SUL "INVERTER EQUIVALENTE"

- porta NOR CMOS




NOTA: I primi due sono i componenti che si trovano nel circuito.




Per avere un inverter simmetrico  $k_m = k_p$

$$\Rightarrow \left( \frac{W_p}{2L_p} \right) = 2.5 \left( \frac{2W_n}{L_n} \right)$$


$$\downarrow \\ \left( \frac{W_p}{L_p} \right) = 10 \left( \frac{W_n}{L_n} \right)$$



## NOR gate



equivalent inverter worst case



symmetric inverter if:

$$\frac{W_p}{2L_p} = 2.5 \frac{W_m}{L_m}$$

$$\Rightarrow \left(\frac{W}{L}\right)_p = 5 \left(\frac{W_m}{L_m}\right) \quad (*)$$

Equivalent inverter best case


$$\frac{W_p}{2L_p} = 2.5 \frac{2W_m}{L_m} \Rightarrow \left(\frac{W}{L}\right)_p = 50 \left(\frac{W_m}{L_m}\right)$$

$$\text{In general: } \left(\frac{W}{L}\right)_p = 2.5 N \times N \left(\frac{W}{L}\right)_m$$


$$\begin{aligned} \text{AREA}_{\text{NOR}} &= N (W_p L_p) + N (W_m L_m) \underset{\uparrow}{=} NL \left[ W_p + W_m \right] = NL \left[ 2.5 N W_m + W_m \right] = \\ &= NL W_m \left[ 1 + 2.5 N^2 \right] \underset{\text{assume } L_p = L_m = L}{=} N \text{Area}_m \left[ 1 + 2.5 N^2 \right] \end{aligned}$$

$$(*) \text{ AREA}_{\text{NOR}}_{\text{WC}} = NL \left[ W_p + W_m \right] = NL \left[ 2.5 N W_m + W_m \right] = N \text{Area}_m \left[ 1 + 2.5 N \right]$$


## NAND gate



Equivalent inverter worst case



Equiv. inverter best case



$$\frac{W_p}{L_p} = 2.5 \frac{W_m}{2L_m} \Rightarrow \frac{W_p}{L_p} = 2.5 \frac{W_m}{N L_m}$$

$$2W_p = 2.5 \frac{W_m}{2L_m}$$

$$N > 2 \quad \frac{W_m}{L_m} = \frac{N}{2.5} \frac{W_p}{L_p} \quad | \quad L_m = L_p = L$$


$$\therefore N L \left( W_p + W_m \right) = N L \left( W_p + \frac{N}{2.5} W_p \right) = N A_{\min} \left( 1 + \frac{N}{2.5} \right)$$

$$\frac{W_m}{L_m} = \frac{N}{2.5} \frac{W_p}{L_p}$$

$$\begin{aligned} \text{AREA}_{\text{NAND}} &= NL \left( W_p + W_m \right) = \\ &= NL \left( W_p + \frac{N^2}{2.5} W_p \right) = N A_{\min} \left( \frac{1+N^2}{2.5} \right) \end{aligned}$$

## NAND

$$y = \overline{A \cdot B}$$



$$N > 2$$

$$\left(\frac{W}{L}\right)_{p_{eq}} = \left(\frac{W}{L}\right)_p$$

$$W_p = W_m = L_{ip} = L$$

$$\hookrightarrow WL = A_{min}$$

$$\left(\frac{W}{L}\right)_{m_{eq}} = 1/2 \left(\frac{W}{L}\right)_m$$

$$\left(\frac{W}{L}\right)_{p_{eq}} = 2.5 \left(\frac{W}{L}\right)_{m_{eq}} \Rightarrow \left(\frac{W}{L}\right)_p = \frac{2.5}{N} \left(\frac{W}{L}\right)_m$$


$$\boxed{\text{AREA}_{\text{NAND}} = W_p L_p N + W_m L_m N = WL N + \frac{N}{2.5} N WL =}$$

$$= \cancel{1.25} \cancel{WL} * \cancel{N} + \cancel{N} \cancel{WL} = \cancel{N} \cancel{WL} \left( 1 + \cancel{1.25} \right) \cancel{N}$$

$$\cancel{N} \cancel{\text{Area minima}} \cancel{\left( 1 + 1.25 \right) N} = \boxed{N A_{min} \left( 1 + \frac{N}{2.5} \right)}$$

## NOR

$$y = \overline{A+B}$$



$$\left(\frac{W}{L}\right)_{p_{eq}} = \frac{1}{2} \left(\frac{W}{L}\right)_p$$

$$\left(\frac{W}{L}\right)_{m_{eq}} = \left(\frac{W}{L}\right)_m$$

$$\left(\frac{W}{L}\right)_{p_{eq}} = 2.5 \left(\frac{W}{L}\right)_{m_{eq}} \Rightarrow \frac{1}{N} \left(\frac{W}{L}\right)_p = \left(\frac{W}{L}\right)_m * 2.5$$

$$\frac{W_p}{L_p} = N \left(\frac{W}{L}\right)_m^{2.5}$$

$$\boxed{\text{AREA}_{\text{NOR}} = W_p L_p N + W_m L_m N = NW2.5LN + WL N =}$$

$$= N A_{min} \left( 1 + 2.5N \right)$$

$$N = 10 \rightarrow \text{AREA}_{\text{NOR}} = 10 A_{min} (1+25) = 260 A_{min}$$

$$\text{AREA}_{\text{NAND}} = 10 A_{min} \left( 1 + \frac{10}{2.5} \right) = 50 A_{min}$$