


CONVERTORE ANALOGICO / DIGITALE


* GENERALITA'

Un convertitore analogico-digitale è un sistema che riceve in ingresso una grandezza analogica (tipicamente una tensione oppure talvolta una corrente) e fornisce in uscita una parola digitale a n bit, che rappresenta la codifica binaria del valore analogico in ingresso.



I bit di uscita possono essere forniti sia in parallelo che sequenzialmente.

Un esempio di ADC commerciale può essere il seguente:




- V_{REF} : valore massimo corrispondente ad un codice di uscita con TUTTI 1
- V_{low} : valore minimo (tipicamente zero) corrispondente ad un codice di uscita con TUTTI 0

Molti chip di ADC contengono anche pin per funzioni elab. aggiuntive


- ve: = CE (Chip Enable) perabilitare o meno l'ADC spegnendo la circuiteria interna e rendendolo le uscite in High Z
 = SOC (Start of Conversion) per dare il via alla conversione
 = Busy: quando è attivo indica che all'interno dell'ADC è in corso la conversione.

Eseguire la conversione digitale-analogico di una tensione analogica significa di vedere la tensione su fondo scala V_{FS} in un numero 2^m di intervalli - Ciascun livello sarà identificato da un codice digitale univoco - L'ADC presenterà in uscita la parola digitale che individua il canale entro cui cade $V_{in} \Rightarrow$ Il medesimo codice digitale in uscita è fornito per una gamma di valori in ingresso compresi entro un certo intervallo.



* CARATTERISTICHE STATICHE di un ADC


La caratteristica più importante statica di un ADC indica una corrispondenza binaria fra la tensione analogica in ingresso e la parola digitale in uscita. Occorre prestare attenzione che non si tratta di corrispondenza binaria poiché lo stesso parola digitale in uscita può essere fornito per una gamma di valori in ingresso per la risoluzione del ADC considerato \Rightarrow CARATTERISTICA A SCALINATA



È bene osservare che per comodità si sono fatti cedere, salvi fra un gradino ed il successivo esattamente la metà degli intervalli di Tensione in cui è stato suddiviso lo spazio dinamico possibile. In questo modo la battuta del primo e dell'ultimo scalino sono diverse dalle altre ed, in particolare, si ha che il primo gradino ha ampiezza pari a $\frac{1}{2}$ LSB e l'ultimo gradino ha ampiezza pari a $\frac{3}{2}$ LSB.

ERRORE DI QUANTIZZAZIONE

Per effetto dello scorrimento a scalino della caratteristica di trasferimento cresce di V_{in} a scorrere codice in uscita doppio sovrastima, la tensione di ingresso e poi la sottostima.



Calcoliamo il valore quadratico medio di tale errore:

$$\sigma_q^2 = \frac{1}{LSB} \int_0^{LSB} (\text{err})^2 d\alpha = \left[\int_0^{LSB/2} \alpha^2 d\alpha + \int_{\frac{LSB}{2}}^{LSB} (LSB - \alpha)^2 d\alpha \right] \frac{1}{LSB} = \frac{(LSB - LSB)^2 - (LSB - LSB/2)^2}{2} =$$

$$= \frac{1}{LSB} \left[\frac{\alpha^3}{3} \Big|_0^{\frac{LSB}{2}} - \frac{(LSB - \alpha)^3}{3} \Big|_{LSB}^{\frac{LSB}{2}} \right] = \frac{LSB^3}{24}$$


$$= \frac{1}{LSB} \left[\frac{LSB^3}{24} - \phi + \frac{LSB^3}{24} \right] = \frac{LSB^2}{12}$$

Il valore efficace dell'errore di quantizzazione risulta pari a:

$$\sigma_q = \sqrt{\sigma_q^2} = \frac{LSB}{\sqrt{12}}$$

ERRORE DI GUADAGNO


Un ADC reale può presentare un errore di guadagno dato da una pendenza dello retto congiungente i punti della prima e dell'ultima transizione non coincidente con quelle ideale \Rightarrow si definisce errore di guadagno lo scostamento della pendenza reale dalla pendenza ideale a perimetti la differenza fra la lunghezza dell'ultimo gradino ed il valore ideale di 1.5 LSB



ERRORE DI OFFSET

Se la conversione presenta un offset si ha una caratteristica che non coincide con la scalinata ideale. Si definisce errore di offset la differenza di lunghezza del primo gradino


sospetto al valore ideale di 0.5 LSB



Spero entrambi gli errori possano essere facilmente annullati agendo su V_{REF} o sul piedino di regolazione dell'offset e provvedendo ad una accurata calibrazione -

NON LINEARITÀ DIFFERENZIALE

In un ADC reale la larghezza dei gradini dello scalinato non è costante, ma varia da gradino a gradino, conseguentemente i punti di frammezzazione fra un codice ed il successivo non cadono tutti sulla retta retta. Per quantificare l'entità di tale scostamento è possibile volutamente lo scostamento della larghezza di ogni gradino dal valore ideale pari a 1 LSB.




Si definisce NON-LINEARITÀ DIFFERENZIALE (DNL) di un ADC lo scostamento fra la larghezza dell'i-esimo gradino ed il suo valore ideale pari ad 1 LSB.

Accidentalmente la DNL dei due codici estremi è calcolata ponendo i valori ideali di 0.5 LSB e di 1.5 LSB

La presenza di una non linearità differenziale nello carattere genetica dell'ADC è causa anche di un errore di quantizzazione che si discosta da quello di un ADC ideale e per numero di bit poiché ad ogni gradino più largo di 1LSB corrisponde un errore di quantizzazione maggiore di $\pm \frac{1}{2}$ LSB mentre a gradini più stretti di 1LSB corrisponde un errore di quantizzazione inferiore a $\pm \frac{1}{2}$ LSB.

• NON-LINEARITÀ INTEGRALE (INL)

La non linearità integrale è definita come lo scostamento TEC al centro del gradino reale e quello teorico



Lo scostamento può essere definito più della binaria del 1° quadrante (caratteristico ideale) che dello retto che interseca le più minimi quadrati, centri dei gradini reali, sia delle rette passante per il centro del primo e dell'ultimo gradino.


E' bene notare che la non linearità integrale relativa ad un dato codice è la somma algebrica delle non linearità differenziali di tutti i codici precedenti.

• ERRORE DA CODICE MANCANTE (MISSING CODE)

È questo un tipo di errore caratteristico degli ADC e si riferisce al fatto che esiste una parola digitale di uscita che non viene mai fornita in uscita dall'ADC.

Come è possibile notare dallo caratteristico gli Teori-mento, la presenza di un codice mancante è fonte di un


errore di quantizzazione necessariamente maggiore di 1 LSB



Soltanmenter il costruttore dichiara se il proprio ADC sia o meno soggetto a missing code. Spesso tale dichiarazione viene fatta per un numero di bit inferiore al numero di bit dell'ADC. Questo equivale a dire, per esempio, nel caso di un ADC a 10 bit, dichiarato privo di missing code su 11 bit, che ci potranno essere codici mancanti ma non adiacenti fra loro e quindi, sotto, un codice jell'intervallo sarà al più di 2 LSB.

* STRUTTURA BASE DI UN ADC

Segnale analogico di ingresso



• Tensione di riferimento


La struttura base di un ADC può essere vista come il confronto fra la tensione analogica di ingresso (che si suppone costante durante tutto il tempo delle conversioni e può essere mantenuta da un S/H) con una tensione di riferimento che viene fatta variare secondo opportuni criteri.

giù il secondo del convertitore per aggiudicare la Tensione di ingresso entro l'errore di quantizzazione.

Quando $|V_{in} - V_{REF}(t)| < \frac{1}{2} \text{ LSB}$ \Rightarrow lo logico di controllo dell'ADC individua i bit della parola digitale corrispondente a $V_{REF}(t)$ e quindi della parola digitale che rappresenta il codice di conversione della Tensione in ingresso.

* CONVERTITORE ADC TRACKING (A GRADINATA)

La Tensione di riferimento variabile può essere facilmente generata impiegando un DAC, pilotato da un contatore binario su m bit



Il DAC genera una sequenza di 2^m valori discreti -

la conversione ha finito quando il Reset piazza il counter ed esserisce l'uscita negativa di un FF SR in modo da fornire al contatore il clock - d'usato del contatore conta gli impulsi di CK e ad ogni impulso l'uscita del DAC si incrementa di un LSB. Quando la Tensione in uscita dal DAC supera V_{in} il comparatore commuta ponendolo al SET del FF $\Rightarrow Q$ scende

a zero e blocca il conteggio del counter e l'ADC sole sul 1 offrendo che la parola digitale di uscita è quella corrispondente alla tensione analogica di ingresso.

Il tempo di conversione varia proporzionalmente all'ampiezza del segnale di ingresso:

$$V_{in} = 0 \Rightarrow T_{conv}|_{min} = 0$$

$$V_{in} \approx V_{FS} \Rightarrow T_{conv}|_{max} = \frac{2^m}{f_{CK}} \quad (\text{poiché l'uscita del DAC arriva a } V_{FS} \text{ dopo } 2^m \text{ colpi di clock})$$

② velocità di conversione relativamente bassa:


ADC a 10 bit $\Rightarrow V_{in} \approx V_{FS}$ necessita di 1024 colpi di clock

per essere convertito, quindi $f_{ref} = 1 \text{ MHz} \Rightarrow T_{conv}|_{max} = 1.024 \text{ ms}$
 ↳ 1000 conversioni al secondo.

③ questo ADC è semplice come architettura e richiede pochi blocchi funzionali \Rightarrow è piuttosto economico


④ la parola digitale fornita in uscita è il più piccolo valore di V_{DAC} che sia maggiore di V_{in} , ma non è necessariamente il valore di V_{DAC} più vicino a V_{in} $\Rightarrow V_{in}$ è SOVESTITATO

Se il contatore è sostituito da un contatore UP/DOWN si realizza un convertitore TRACKING



Quale sarà la frequenza massima di ingresso di un ADC

tracking?



$$\text{massima pendenza} = \frac{V_{FS}}{2} \omega_{in} \cos \omega_{in} t_{MAX} = \frac{V_{FS}}{2} \frac{\pi}{T} f_{in}$$

Massima velocità di variazione dell'uscita del DAC: 1 LSB in

$$1 \text{ periodo di clock} \Rightarrow \frac{V_{FS}}{2^n} \times f_{CK}$$




$$V_{FS} \pi f_{in} < \left(\frac{V_{FS}}{2^n} \right) f_{CK} \Rightarrow f_{in} < \frac{f_{CK}}{2^n \pi}$$

$$\hookrightarrow 10 \text{ bit } f_{CK} = 1 \text{ MHz} \Rightarrow f_{in} \Big|_{\max} \approx 300 \text{ Hz}$$

* ADC AD APPROXIMAZIONI SUCCESSIVE

Lo schema di principio di questo ADC si basa ancora sull'utilizzo di un DAC e di una logica del tipo SUCCESSIVE APPROXIMATION REGISTER




La logica di controllo inserisce inizialmente il MSB (corrispondente ad una tensione in uscita dal DAC di $\frac{V_{FS}}{2}$), in base all'esito del confronto effettuato dal comparatore, la logica decide se tenere o no il MSB dello pettore digitale:

$$\text{MSB} = 1 \quad \text{se } V_{in} > \frac{V_{FS}}{2}$$

$$\text{MSB} = 0 \quad \text{se } V_{in} < \frac{V_{FS}}{2}$$

Al secondo colpo di ck è inserito il bit successivo \Rightarrow si guadagna

In quale metà della metà sopra e sotto riferito, il segnale \Rightarrow lo logico procede così fino ad aver provato tutti i bit della parola:



↓
La conversione richiede un numero di colpi di clock per il numero di bit del convertitore:


$$T_{\text{conv}} = \frac{m}{f_{\text{ck}}}$$

↳ ADC \approx 10 bit con $f_{\text{ck}} = 1 \text{ MHz} \Rightarrow T_{\text{conv}} = 10 \mu\text{s}$

La frequenza di clock massima applicabile è in genere limitata dal tempo di impostamento (setting time) del DAC e dal tempo di risposta del comparatore - In genere i ritardi introdotti dallo logico SAR risultano trascurabili (anche se vengono a crescere di m).

* CONVERTITORI ADC "FLASH"

Per convertire segnali ad elevate frequenze è necessario ricorrere ad ADC basati su architetture di tipo parallelo - Vediamo l'esempio di un flash ADC a 3bit




Il segnale analogico è confrontato con $2^n - 1$ diverse tensioni di riferimento ottenute mediante un partitore resistivo di elevata precisione che riproduce la caratteristica ingresso uscita delle più un ADC. Le uscite dei comparatori vengono codificate dall'encoder per fornire la parola digitale di uscita.

- Ⓐ servono $2^n - 1$ comparatori e 2^n resistenze di elevata precisione per gli ADC flash \Rightarrow basso numero di bit
- Ⓑ l'offset dei comparatori degrada la linearità dell'ADC
- Ⓒ tempi di conversione molto brevi, limitati solo dai tempi di retardo dei comparatori e della rete logica ($T_{conv} \approx$ decine di ns)

* ADC A DOPPIA RAMPA

Quando si voglia effettuare una conversione ad un numero molto elevato di bit (32-14 bit) non è possibile impiegare le topologie di ADC prima analizzate o perché richiedono eccessivo numero di componenti (e quindi, prezzo alto) o perché richiederebbero un tempo troppo lungo per effettuare la conversione.

Una architettura idonea per ottenere ADC ad elevata risoluzione è l'architettura a doppia rampa.



Supponiamo che la Tensione in ingresso (V_{in}) prelogico che deve essere convertita sia negativa.


Primo dell'inizio della conversione, l'interruttore S_2 è chiuso in modo da scaricare lo condensatore C e fare $V_1 = 0$.

Il ciclo di conversione inizia con l'apertura dell'interruttore S_2 e con la chiusura dell'interruttore S_1 per connettere la tensione di ingresso all'ingresso dell'integratore.

→ corrente $\frac{V_{in}}{R}$ fluisce attraverso R e la tensione in uscita dall'integratore cresce linearmente con una pendenza $I/C = \frac{V_{in}}{RC}$

Contemporaneamente il contatore viene abilitato e inizia a contare per un tempo fissato T_1 .

La prima fase termina quando il contatore è arrivato a contare un numero prefissato N_{REF} (tipicamente $N_{REF} = 2^{11}$).



$$V_{peak} = \frac{V_{in}}{RC} * T_1$$

Al termine di questa fase il counter è resettato a zero. Durante la II fase il deviatore S_1 connette l'ingresso dell'integratore alla tensione V_{REF} fissata positiva.

↳ lo corrente attraverso l'integratore combia segno ed è opposto a $\frac{V_{REF}}{R}$ ⇒ V_2 decresce linearmente con tempo T_2 ($\frac{V_{REF}}{RC}$) - Contemporaneamente il contatore è abilitato e comincia a contare.

Quando V_2 diventa a zero il comparatore commuta e lo logico ferma il contatore.

$$\frac{V_{peak}}{T_2} = \frac{V_{REF}}{RC}$$

$$\Downarrow \frac{V_{in}}{RC} T_1 = \frac{V_{REF}}{RC} T_2 \Rightarrow T_2 = \left(\frac{V_{in}}{V_{ref}} \right) T_1$$

ma $m_{REF} \propto T_1$ e m_2 (lettura $\approx T_2$) è proporzionale a T_2 :

$$\Downarrow m_2 = m_{REF} \left(\frac{V_{in}}{V_{REF}} \right)$$

↳ lo parola digitale al termine del tempo T_2 presente in uscita dal contatore è lo parola digitale equivalente alla Tensione V_{in} .

Il convertitore A/D a doppio tempo offre un elevato ~~occupazione~~^{tempo} dato che le loro prestazioni non dipendono dalle tolleranze sui valori di R e C .

* PARAMETRI DINAMICI DI UN ADC: DINAMICA, SNR, ENOB

• DINAMICA

Si definisce dinamica dell'ADC il rapporto tra il massimo valore fornibile dall'ADC e il valore del minimo intervallo di tensione che può essere discriminato.

$$\text{DINAMICA} = 20 \log \frac{FSR}{LSB} = 20 \log \frac{V_{REF}}{\frac{V_{REF}}{2^n}} = 20 \log 2^n = \\ = 6.02 n$$

Ad es. ADC a 12 bit con $V_{REF} = 5V$

$$\hookrightarrow 000000000001 \Rightarrow \frac{V_{REF}}{2^{12}} = \frac{5V}{4096} = 1.22mV$$

$$1111111111 \Rightarrow V_{REF} = 5V$$

$$\hookrightarrow D = 20 \log \frac{5V}{1.22mV} = 72 \text{ dB} \quad (12 \times 6.02 = 72 \text{ dB})$$

• RAPPORTO SEGNALE/ERRUORE

Calcoliamo il rapporto segnale/rumore ottenibile con un ADC ideale - Il valore massimo di SNR si ottiene quando applichiamo in ingresso all'ADC una sinusoida di ampiezza massima consentita e supponiamo che esso non introduce altro rumore che il rumore di quantizzazione

$$\left. \text{SNR} \right|_{\text{MAX}} = \frac{\text{potenza max segnale}}{\text{potenza min errore quantiz.}} = 10 \log \frac{\left(\frac{(\text{FSR})^2}{2} \right) \left(\frac{1}{\text{LSB}} \right)^2}{\frac{1}{12}} =$$

$$= 10 \log \frac{\frac{\text{FSR}^2}{4} \frac{1}{2}}{\frac{\text{FSR}^2}{2^{2n}} \frac{1}{12}} = 10 \log \frac{2^{2n} 12^3}{8^2} = 10 \log 2^{2n-1} 3 =$$

$$= (2n-1) 10 \log 2 + 10 \log 3 = 6.02m - ; 3.01 + 4.77 =$$

$$= 6.02m + 1.76$$

$$\hookrightarrow \text{ADC a 12 bit } \left. \text{SNR} \right|_{\text{MAX}} = 74 \text{ dB}$$

Tuttavia in realtà all'interno dell'ADC si sovrappongono al segnale anche altri rumori elettronici \Rightarrow il risultato della conversione sarà soggetto ad un rumore maggiore del solo rumore di quantizzazione.

Per specificare lo rumorosità di un ADC reale sarebbe possibile fornire il SNR realmente misurato in uscita dall'ADC

Soltamente al posto di questo valore si preferisce quantificare la performance di un ADC reale in termini di BIT EFFICACI, cioè del numero di bit che un ADC ideale, sotto effetto del solo errore di quantizzazione, dovrebbe avere per possedere lo stesso SNR.

$$m_{\text{bit efficaci}} = \frac{\text{SNR} - 1.76 \text{ dB}}{6.02 \text{ dB}}$$

Che cosa significa?

ADC a 12 bit $\Rightarrow \text{SNR}_{\text{MAX}} = 74 \text{ dB}$ valore ideale - (4096 intervalli)
 $\text{FSR} = 5V$

Viene misurato $\text{SNR}_{\text{real}} = 68 \text{ dB} \Rightarrow \frac{68 - 1.76}{6.02} = 11 \text{ bit efficaci}$
 (2048 intervalli)

$100000000001 \Rightarrow 2.5012 V$ con un errore di $\pm 1 \text{ LSB}$ ($\pm 1.22 \text{ mV}$)
 invece di $\pm \frac{1}{2} \text{ LSB}$

Il codice corretto è compreso fra 100.000.000.000 e
 100000000010 !!

l'uscita di un ADC può perdere risoluzione poiché in tutti quei casi in cui il segnale in ingresso che deve essere convertito presenta un ampiezza minore dello massimo ampiezza consentita. Conseguentemente il segnale di ingresso non ricopre l'intera dinamica.

$$\Downarrow \text{effective number of bit}$$

$$\text{ENOB} = \frac{\text{SNR} - 1.76 - 20 \log_{10} \frac{\text{FSR}}{\text{Vinpp}}}{6.02} = \frac{\text{SNR} - 1.76}{6.02} - \log_2 \frac{\text{FSR}}{\text{Vinpp}}$$

$\text{Vin}_{\text{picco-picco}} = 12.5V \Rightarrow \frac{5V}{1.25V} = 4 \Rightarrow$ ottenuto solo $\frac{1}{4}$ della dinamica

\hookrightarrow ADC a 10 bit 1024 intervalli, ma ne sono sfruttati solo 256

$$\text{SNR}_{\text{real}} = 61.96 \text{ dB} \Rightarrow \text{ENOB} = \underbrace{\frac{61.96 - 1.76}{6.02}}_{\text{do}} - \log_2 \frac{\text{FSR}}{\text{Vinpp}} = 8 \text{ bit}$$

\hookrightarrow è conveniente amplificare preliminarmente il segnale di ingresso.