

- $V_g = V_{DD} ; \bar{V}_g = 0$

lato ingresso si forma canale conduttore

mOS on

$V_{IN} = 0$

mOS
lato ingresso no canale
lato uscita no canale

pMOS
lato ingresso no canale
lato uscita no canale

$I_D = 0 \Rightarrow V_{DS,mOS} = 0 \Rightarrow mOS\text{ chiuso}$

$\hookrightarrow V_{OUT} = 0$


- $V_g = V_{DD} ; \bar{V}_g = 0$

$V_{IN} = V_{DD}$

\downarrow

$V_{OUT} = V_{DD}$

fino a che V_{OUT} arriva a $V_{DD} - V_{Tm}$ la capacità è caricata da pMOS e mOS, quando V_{OUT} arriva a $V_{DD} - V_{Tm}$, mOS si interdice, ma il pMOS, già acceso porta $V_{OUT} = V_{DD}$ lavorando in zona dinamica



- $V_g = V_{DD} ; \bar{V}_g = 0$

3° fotocomma

- $V_g = V_{DD} ; \bar{V}_g = 0$

$V_{IN} = 0$

mOS off

pMOS on in zona dinamica

poiché $I_D = 0$

$V_{IN} = 0$

mOS off

$\Rightarrow V_{OUT} = 0$

mOS on

$V_{IN} = V_{DD}$

mOS off

$\Rightarrow V_{OUT} = V_{DD}$

rISPETTO a una porta a singolo Transistor, la porta CMOS

😊 $V_{OUT} = V_{IN}$ anche con comando del getto per la dinamica di ingresso

😊 $R_{DS,ON}$ complessivo della porta è più piccolo perché dato da $R_{DS,ON,n} \parallel R_{DS,ON,p}$

😢 due tensioni di comando, una negata dell'altra

PAROLA DIGITALE

$$D = [b_{N-1}, b_{N-2}, \dots, b_2, b_1, b_0]$$


Parola digitale a N bit

$$D = b_0 2^0 + b_1 2^1 + b_2 2^2 + \dots + b_{N-2} 2^{N-2} + b_{N-1} 2^{N-1}$$

BIT PIÙ SIGNIFICATIVO
MOST SIGNIFICANT BIT
HSB

BIT MENO SIGNIFICATIVO
LEAST SIGNIFICANT BIT
LSB

INVERTER CMOS



$$\text{PMOS : } \begin{cases} V_{GSP} = IN - V_{DD} \\ V_{DSP} = V_{OUT} - V_{DD} \end{cases}$$



$$\text{NMOS : } \begin{cases} V_{GS_m} = IN \\ V_{DS_m} = OUT \end{cases}$$

$$V_T = V_{T_m} = |V_{T_p}|$$

- $\underline{IN = V_{DD}}$



$$V_{GS_m} = V_{DD} > V_{T_m} \Rightarrow \text{mMOS accesso}$$

$$V_{GSP} = V_{DD} - V_{DD} = 0 \Rightarrow \text{pMOS off}$$



- $\underline{IN = 0}$


$$V_{GS_m} = 0$$




$$V_{DS_P} = OUT - V_{DD}$$


$$V_{DS_P} = 0 \Rightarrow OUT = V_{DD}$$

$$V_{DS_P} = V_{DD} \Rightarrow OUT = 0$$





SOLUZIONE



a) $V_{in} = 0V$

lato ingresso $V_g - V_{in} = 3.3V \Rightarrow$ c'è corrente \Rightarrow MOS acceso
ma lato uscita se $V_{out} = 0V \Rightarrow V_g - V_{out} = 3.3V > V_{in}$

b) $V_{in} = 3.3V$

lato ingresso $V_g - V_{in} = 0V \Rightarrow$ non c'è corrente
ma lato uscita se $V_{out} = 0V \Rightarrow V_g - V_{out} = 3.3V > V_{in}$
(c'è corrente lato uscita, mOS on)