

Un pistemo digitale è un piptemo che juceve in ingresso parde digitali, le elobors e formisce j'n maite estrée parole digitali. Esso è costituito de diversi blocchi circuitoli che svolgono olcune funzioni determinale

redizzono operazioni logiche su vociabili PORTE LOGICHE booleone. Somo pllo bose plello reolizzozione di fun zioni digitali complexe Al loco interno le porte logiche sono ros lizzate connellendo opportunamente Jaonsi $s\rho$ y Stocicomente le portelogiche sono stote reolizzate con diverse Tecnologie => diverse TAMIGLIE LOGICHE, ognuno comprendente Juille le porte logiche "elementori". TECNOLOGIA BIPOLARE TTL (TRANSISTOR-TRANSISTOR LOGIC) TECNOLOGIA MOS (N-channel MOSTET)
CMOS (complementacy MostET) Gümitions polle formiglia CMOS: (Tresperenzo della Tecnologia)

<u>O CARATTERISTICA DI TRASFERIMENTO</u> O COCOTOCCOJARMONO-USCILO é la curva mel piono (Vin, Vour) che lega la Tensione di mocita je quello jopplicoto in ingresso $\frac{V_{\text{out}}}{V_{\text{A}}}$ \uparrow \uparrow \uparrow $\frac{3}{101}$ $\frac{2}{11}$ $\frac{7}{11}$ $\frac{1}{10}$ \circ $Z_{V_{\text{AV}}}$ VTH: SOGLIA DI COMMUTAZIONE · VIN < VTH => intercutore aperto, I= 0 (moncécario) $L_{\rm B}$ $V_{\rm ouf}$ = $V_{\rm A}$ - $R\mathcal{L}_{\rm R}$ = $V_{\rm A}$ $\frac{1}{2}$ $V_{\text{in}} > V_{\text{in}}$ \Rightarrow intervuillage chross \Rightarrow uscrite coclocircuite be months L_P $V_{OUT} = 0$ R limita la corrente possobita dall'olimentozione $I = \frac{V_{A}}{R}$ pitrimenti purei un cortocircuito quando chiudo linter YUTIONE => Dissipations Diforenza STATICA: PSTAT= V_A $\frac{T_A + J_L}{2}$ = $\frac{1}{2} \frac{V_A^2}{R}$ · implementatione con due intercuttori hosciate x disposes)

 \cdot V_{iN} $4V_{TH}$ => $5w4$ APERTO $SW2$ CHIUSO $-V_{A}$ SW₂ $=$ $\omega \tau = V_A$ $-5w$ \Rightarrow SW1 $CHIOSO$ $V_{in} > V_{th}$ SWZ APERTO V_{A} $-5wz$ \sim α τ \sim 0 SWI La processo di coeico la corrente di ab escripto è mullo perché cè sempre un interruttore aperto => mon disorpo potenzo m. b. devo more due Tipi diversi di interruttori in modo che con un ingresso ello uno più perdo e l'alles chiuso enceverso * CARATTERISTICA DI TRASFERIMENTO INGRESSO USCITA REALE **VOUT** Due invertitori , dentici in coscoto, che cosa succede? \circ $\overline{v_{A}^{\star}v_{iN}^{\star}}$ $\sqrt{\frac{1}{1+1}}$ \mathbf{o} R VOUT Z V_{1N} ×.

Se la poeta 1 formisce jn mocita uno Ø, questo è correttomente interpreteto finché eventueli disturbi presenti insieme d segnale mon ouperino l'empiezza. doto do NML

Si définisce MARGINE DI RUMORE, il margine du DICUREZZO che erito che una porto logico produca in uscito livelli singer la direction siemme il diversion di singer de l'assiste isiger le diingresses.

La re i disturbi possono eraere sia positivi che megativi e di para simplezza sulle due polorità et voglio ji massimo margine du jeumoire par entrembi judoni Logici:

$$
N N_{\perp} = N N_{\perp} = \frac{V_{A}}{2}
$$

des corolloristices yeole à diverser in generale V_{1} 1) . livello logico plto V^H mon è juguole a VA le livello logico bosso V, mon è juguete a 0 10 de la regione di Tronsizione ho pendenze finita 4 . le regioni mon-di-teorsizione homo pendenzo non nulla

Colcolismo, punti solienti dello corotteristica · TENSIONE DI SOGLIA VA = Var>Vin
Var = Vin (bisettrice 1° quadronte) \bigvee \bigve $V_{\tau_{H}}$ V_{A} V_{IN} VTH sepser l'volori bossi di VIN de quelli "sitti": $V_{\text{in}} > V_{\text{TH}}$ = $V_{\text{out}} < V_{\text{in}}$ V_{IN} \prec V_{TH} \Rightarrow V_{OUT} $>$ V_{IN} Si définisce soglia di commutazione la Tensione di ingresso comprendente pui interscriare Ja la corotteratica dell'inver Titore e la bioettrice ptel primo quodreonte. · MARGINI DI RUMORE VOUT VON 1 VA V_{04} - V_{04} = swing Logics Pui le suring logico è
è pimpio pui l'idoc'har
ci sono distinguibili e
pui è riddle la possibilité V_{OL} $|G|<1$ $V_{11}^{\dagger}C_{1}$ La pendenza d'Vour delle corolleration de Joos ermento reoppre sento il guodogno di Tensione dell'invertitore: mell'informo delle soglia tele quodogno pleve essere maggiore di 1 jn modode gotonine la RigENERATIVITÀ DEI LIVELLI LOGICI (se in impresso ad jungea alleb arger ile la coon ilg stempes nu conadde svotiliani mu

 $\int_{a}^{DISTORBS}$ $\frac{1}{\sqrt{1-\frac{1}{2}}}$ $disTurbz = Tlenu = To$, diferente propondente segnate in uscita soca jujecione alla popula d'une quantité maggiore e se questé à dété in ingressérait du 3° in vertitore, l'uscito si opostore propressioneste verso la Tensione psocrato Doti due nvertitori: $\frac{4}{\sqrt{6(k)}}$ $V_i(d)$ $\triangleq V$ i (j) ϕ $\text{Vo}(k)$ V_A ANMH $\overline{V_{\text{H}}}$ ZONA PROTBITA V_{11} $191 > 1$ I NML V_{Ω} NM : indice di quanto puis crexere il valore di juscita basso Voz a cousa di un disturbo offinché oll inprog so dello poeto successivo sio interpretoto come livello bosso $NM_{L} = V_{IL} - V_{OL}$ NMH: indice ai guerito pui despersere il volote di uscito compre le internation du un plinite de vous quinche du votter otto allora mos clobragione on ovresser otra alba $NWA = VA - V/H$

 $V_{iv} = 0 V$ (B)

3)
$$
0.5
$$
 con Suppose $0.3y=300$ **con** 10.8000 **under**
\n2.11 **in** 10.7 **con** 10.8 **con** 10.3 **con** 10.8
\n 10.5 **or** 10.1 **or** 10.8 **or** 10.8
\n 10.8 **or** 10.8 **or** 10.8 **or** 10.8
\n 10.8 **or** 10.8

Ľ

 $\frac{1}{\sigma_{\rm L}}$

 $\overline{}$ $\overline{}$

 $\left| \begin{array}{ccc} \text{ } & \text{ } & \text{ } \\ \text{ } & \text{ } & \text{ } & \text{ } \\ \text{ } & \text{ } & \text{ } & \text{ } \end{array} \right|$

 $\label{eq:1} \begin{array}{lll} \hspace{-0.1in} & \hspace{-0$

 $\frac{1}{2}$ $\overline{}$

 $\overline{}$

 $\overline{}$

$$
V_{1H} = \frac{V_{00}}{2} = \frac{V_{0L}}{2} - V_{1L} \Rightarrow V_{1L} = \frac{1}{4} \left(\frac{3}{2} V_{00} + V_{T}\right)
$$
\n
$$
\int_{Cole} \text{Celevion} = \int_{CPE} \text{Var} \cdot V_{0L} = V_{1L} = \frac{1}{4} \left(\frac{3}{2} V_{00} + V_{T}\right)
$$
\n
$$
+ N M_{H} = V_{0H} - V_{1H} = V_{0L} = \frac{V_{1L} - V_{1L}}{8} = \frac{V_{00}}{8} - \frac{5}{8} V_{00} + \frac{V_{T}}{4} = \frac{3}{8} V_{00} + \frac{V_{T}}
$$

Noise Margins

The **transfer function** of a **digital inverter** will typically look something like this:

Note that the **transition region** is rather **arbitrarily** defined by the points on the transfer function where the magnitude of the **slope** is greater than one (i.e., where $d\mathbf{v}_o/d\mathbf{v}_I > 1.0$).

Although this transfer function **looks** rather simple, there are actually **several parameters** that we use to **characterize** this transfer function—and thus characterize the digital inverter **as well**!

1. First of all, let's consider the case when v_I =0. The output of the digital inverter in this condition is defined as V_{OH} (i.e.) OH \rightarrow "output high"), i.e.:

$$
V_{OH} \doteq v_O \text{ when } v_I = 0
$$

Thus, VOH is essentially the "**ideal**" inverter **high** output, as it is the output voltage when the inverter input is at its ideal low input value $v_I=0$. Typically, V_{OH} is a value just **slightly** less than supply voltage V⁺.

2. Now, let's consider the case when $v_x = V⁺$. The output of the digital inverter in this condition is **defined** as V_{OL} (i.e., OL \rightarrow "output low"), i.e.:

$$
V_{OL} = V_O
$$
 when $V_I = V^*$

Thus, VOL is essentially the "**ideal**" inverter **low** output, as it is the output voltage when the inverter input is at its ideal high input value v_I=V⁺. Typically, V_{OL} is a value just **slightly** greater than 0.

 V

3. The "**boundary**" between region I and the transition region of the transfer function is denoted as V_{IL} (i.e., IL \rightarrow "input low"). Specifically, this is the value of the **input** voltage that corresponds to the **first** point on the transfer function where the **slope** is equal to -1.0 (i.e., where $d\mathbf{v}_0/d\mathbf{v}_1 = -1.0$).

Effectively, the value V_{IL} places an upper bound on an acceptably "low" value of input v_I —any v_I greater than V_{II} is **not** considered to be a "low" input value. I.E.:

0

 V_T considered "low" only if $V_T < V_T$

4. Likewise, the "**boundary**" between region II and the transition region of the transfer function is denoted as V_{IH} (i.e., IH \rightarrow "input high"). Specifically, this is the value of the **input** voltage that corresponds to the **second** point on the transfer function where the **slope** is equal to -1.0 (i.e., where $d v_{\rm o}/d v_{\rm r} = -1.0$).

Effectively, the value V_{IH} places a **lower bound** on an acceptably "**high**" value of input v_I —any v_I lower than V_{IH} is **not** considered to be a "high" input value. I.E.:

Note then that the **input** voltages of the **transition region** (i.e., $V_{\text{H}} < V_{\text{r}} < V_{\text{TH}}$) are **ambiguous** values—we **cannot** classify them as either a digital "low" value or a digital "high" value.

Accordingly, the **output** voltages in the transition region are both significantly less that V_{OH} and significantly larger then V_{OL}. Thus, the **output** voltages that occur in the transition region are **likewise ambiguous** (cannot be assigned a logical state).

Lesson learned \rightarrow Stay away from the **transition region**!

In other words, we must ensure that an **input** voltage representing a logical "**low**" value is **significantly lower** than V_{IL}, and an **input** voltage representing a logical "high" value is significantly higher than V_{IH}.

> **Q:** Seems simple enough! Why don't we **end** this exceedingly dull handout and **move on** to something more interesting!?

A: Actually, staying **out** of the transition region is sometimes **more difficult** than you might first imagine!

The reason for this is that in a **digital system**, the devices are **connected** together—the input of one device is the output of the other, and vice versa.

A: True enough! The input $v_{I2}=V_{OL}$ is typically well below the maximum acceptable value V_{IL} . In fact, we have a specific name for the **difference** between V_{IL} and V_{OL} —we call this value **Noise Margin** (NM):

$$
NM_{L} = V_{IL} - V_{OL} \qquad [\text{Volts}]
$$

The noise margin essentially tells us **how close** we are to the **ambiguous** transition region for a typical case where $v_I = V_{OL}$. Of course, we do **not** wish to be close to this transition region at all, so **ideally** this noise margin is **very large**!

Now, consider the **alternate** case where v_{II} =0.0 V. The **output** of the **first** inverter is therefore $v_{01} = V_{\text{OH}}$. Thus, the **input** to the **second** inverter is **likewise** equal to V_{OH} (i.e., $v_{I2} = v_{O2} = v_{OH}$). $\mathsf{V}^{\!+}$

 $v_{O1} = v_{I2} = v_{OH}$

Q: This **still** doesn't seem to be a problem—after all, isn't V_{OH} much larger than V_{IH} ??

 $v_{\tau} = 0.0$

 V_{O2}

$$
NM_H = V_{OH} - V_{IH} \qquad \left[Volts\right]
$$

This **noise margin** essentially tells us how **close** we are to the ambiguous **transition region** for a typical case where $v_r = 0.0$ V. Of course, we do not wish to be close to this transition region at all, so ideally this noise margin is **very large**!

Q: I don't see **why** we care about the values of these "noise margins". Isn't the simple fact that V_{OL} < V_{IL} and VOH>VIH **sufficient**?

A: Ideally yes. However, in our example we have made one important **assumption** that in fact may **not** be true! It turns out that in a **real** digital circuit, v_{I2} may not be equal to v_{O1} !! V_{II} .

 $V_{01} \neq V_{12}$

 $\mathsf{V}^{\!+}$

 V_{O2}

Q: What! How can this be possible? It appears to **me** that v_{I2} **must** be equal to v_{O1} !?

 $\mathsf{V}^{\!+}$

A: It turns out that for a **real** digital circuit, a lot can happen **between** the output of one device and the input to another. The voltage at the input of a device might be affected by **many** sources—**only one** of which is the output device connected to it!

Examples of these "**extra**" sources include:

- 1. Thermal **noise**
- 2. Coupled signals
- 3. Power supply **transients**

We will **combine** the effect of **all** of these sources together into one "noise" source v_n(t). Thus, a better model for our digital circuit example is:

second inverter must be less than V_{IL} :

Look at what this means! It says to avoid the transition region (i.e., for the input voltage to have an unambiguously "low" digital level), the **noise** must be **less** than **noise margin** NM_I for all time t!

Thus, if the **noise margin** NM_L is large, the noise $v_n(t)$ can be large **without** causing any deleterious effect (deleterious $effect$ \rightarrow transition region). Conversely, if the noise margin NML is **small**, then the noise **must** be small to avoid **ambiguous** voltage levels.

Lesson learned > Large noise margins are very desirable!

Considering **again** the example circuit, only this time with v_I=0.0 V, we find that to avoid the transition region (verify this for yourself!):

Note that the noise $v_n(t)$ is as likely to be positive as negative—it is in fact **negative** valued noise that will send v_{I2} to a value **less** than V_{TH} !

Thus, we can make the statement that the **magnitude** of the **noise** $v_n(t)$ must be less than the noise margins to avoid the ambiguous values of the disturbing **transition region**! I.E., make sure that:

 $|v_n(t)|$ < NM for all time t

* CONDONA HENTO : DAVAINCO - DELC'HWESTLOGE GROJ

· tronsizione uscita ALTO + BASSO

Definismo TEMPO Di PROPAGAZIONE l'estocolo Jão l regrete di japresso e l'uscito compondente nel paraggio per il 50% pell'escursione logica (VOH + VOL)

- -50 NHOS in interediarome phos in zone ohmica
- N MOS entre in conduzione $(V_{qs} = V_{DB})$ in zona di
saturazione $(V_{qs} = 0)$
A Prios in interdizione $t = 0$ ^{*}

intros si composito de generator di corrente contonte

Hi tempo di propagazione e ji tempo di paraggio dal pounto (a) pl punto (B), in au il NHOS i più un zono obmico, dove il Mosfet è popprobinabila con una registenza non. lineore.

An primo approssimazione approximiento de corrente in

quel Trailo com la corrente movaima Ju= k (Vop-Vin) $t_{P_{HL}} \approx \frac{Q_{condensatore}}{T_{at}} = \frac{C_{L} (V_{DD} - V_{DD})}{T_{at}}$ $\mathcal{F}_{N}\bigoplus_{T}\frac{1}{T}C_{L}\bigg)\vee_{C\cup T}$ = $\frac{C_{L}(\frac{V_{DD}}{2})}{R_{N}(V_{DD}-V_{TN})^{2}}$ = $\frac{(C_{L}V_{DD}V_{TD})^{2}}{2(E(V_{DD}-V_{TN})^{2}}$ $I(\sqrt{2\pi})C$ d Vour Per essere priu precisi dobbiomo dividere il colcolo per le due zone di funzionemento plel tros a conde N. - NHOS in solucezione Doctore depocters vie
 $\frac{C_L}{C_{DD}-(V_{DD}+V_{T_N})}$
 $\frac{C_L}{V_{DD}-(V_{DD}+V_{T_N})^2}$ offee = $\frac{C_L V_{T_N}}{k_N (V_{DD} - V_{T_N})^2}$ - NHOS in zona chimica $\frac{1}{N} = C_L \frac{dV}{dt}$ $T_N = k_N \sqrt{2(V_{DD} - V_T)} V_{ovT} + V_{ovT}$ $\overline{}$ $\int \frac{dx}{(a-x)x}$ $\frac{t_{PH_2}}{\int k_N dt} = C_L \frac{\frac{V_{00}}{2}}{\int [2(V_{00}-V_T)]V_{00T}-V_{00T}^2]}$ t_{PHL} $= \int \frac{dx}{a(\alpha - x)} + \int \frac{dx}{a x} =$ $=\frac{1}{\alpha}$ $\ln\left(\frac{\alpha-\alpha}{\alpha}\right)$ = $\frac{C_{L}}{k_{N}}$ $\frac{1}{2(k_{D}-k_{T})}$ $\frac{1}{k_{D}}$ $\frac{2}{k_{D}}$ $\frac{V_{DD}}{k_{D}}$ $\frac{2V_{OD}+2V_{T_{N}}}{k_{D}}$ = = $\frac{C_{L}}{R_{N} 2(V_{DD}-V_{T})}$ /m $\frac{2}{V_{DD}} (\frac{3}{Q} V_{DD} - 2V_{TN})$ = $=$ C_{L} \downarrow \downarrow

* approssimazione per eccesso

Suddivide la scorice un que Testi.

 $\frac{1}{2m}(\frac{V_{OD}-V_{T}}{T})^{2}$

D

₿

La mmes al asson ozzag a orun smoissgeograph id commat Il al plei joure contributi:

$$
E_{P_{HL}} = \frac{C_{L}}{k_{N}(v_{DD} - v_{T_{N}})} \left[\frac{v_{T_{N}}}{v_{D} - v_{T_{N}}} + \frac{1}{2} \ln \left(\frac{3v_{DD} - 4v_{T_{N}}}{v_{DD}} \right) \right]
$$

$$
\mathcal{E}_{p} = \frac{t_{p_{LH}} + t_{p_{HL}}}{g}
$$

Per pumenter a diminuir le velocité de l'invertitoir cher accorre modificare, y M deitconsistori - Maggiore è W maggiore resulto il la plei Jeonsistore e quindi minore e il temps di propagasione.

* DESSERTORE SE PETENZA-STATILA E DINAMIA IN LONGIC QUOS

- · Sieu per ingresso jetto (Vop) che per impresso besso (0) jue corrente mell invertitore é mullo (pressoché) => mon ce dissipperione di potenzo stotico (0)
- · Due pono j contributi plla potenza dinemica, cioè quello reelotivo plle Tconsizioni Jao uno stobile l'olteo. Corrente che pilitaverse i MOS mello fose in cui sono entionnbi in conoluzione (POTENZA DI CROSS-COMBUZIONE (b) potonzo ppera par lo corrico dello copació

 \odot Vout I cross com Ignoss conduzione $p_{1000} = \frac{1}{2} \mu$, $C_{ox} \frac{W}{L}$ $\left(\frac{V_{00}}{2} - V_T\right)^2$, limitate del MOSFET $T_{\alpha\alpha ss-corduzione} = T_{\alpha\alpha} \frac{V_{DD} - V_{\tau} - V_{\tau p}}{2}$ i duc fronti $rac{V}{P_{C-C}} = \frac{V}{T_{CC}} \cdot V = (\frac{I_{picco}}{2} - V_{DD} - 2V_{T}) \cdot (V_{OD} - 2V_{T}) =$ = Ipi ($V_{DD} - 2V_{T}$) f_{cx} trise 2 mon dipende delle redissessione dell'invertitore \mathcal{L} $\epsilon = V_{DD}$ $I_{c}dt = V_{DD}$ $Q_{c} = C_{L}V_{DD}$ & C VOD per mets pliosipals mell invertitoire e per mets immages zinato rrel condensatore e persoa quendo la copacitó si norico V
P = f. E = f C VDD POTENZA TOTALE DISSIPATA $P = I. V_{OD} + P_{C-C} + f^C V_{DD}^2/N_{SW}$ $\frac{10}{100}$ m'aiuscrite che commutoro, melle hp. che Tutte obbiens réprode.
copporté di corrè

- 1 CVOD é immagazzinata nel condensatore - 1 CV de plisoipate datphos nelle par dicorica. 1 $C\nu_{\text{bb}}^2$ per ogni ciclo è plusapata nell'intros e 1 $C\nu_{\text{bb}}^2$ è disapato per ogni ciclo del ptilos
disapato per ogni ciclo del ptilos
La c V_{bb}^2 è l'energia plusapato ad ogni ciclo Potenzo disorpeto $P = fCV_{DP}^2$ $\begin{bmatrix} 1 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 \\$ Louis for Louis and Just and the

- PRODOTTO RITARDO POTENZA

In general Pa<P

Ritordo e potenzo consentono di volutore il mossimo bvello un integrazione realizzabile e la missima velocità di operazione. Mn generale) migliotamento di una delle due prondezze va daily a subject of problems in other in the participation of

- $P_D \equiv f C_L V_{DD}^2$ $y P_0 t_e =$ $t_p = \frac{t_{p+1} + t_{p+1}}{2} = \frac{1}{2} \frac{C_L V_{DD}}{2R} \left[\frac{2C}{(V_{DD} - V_T)^2} \right]$
- $\tau_p = \frac{mL \cdot v_{PLH}}{2} = \frac{1}{2} \frac{C_L V_{DD}}{2R}$ $\left[\frac{2}{(V_{DD} V_T)^2}\right] = \frac{1}{2} \frac{C_L^2 V_{DD}^3}{R k (V_{DD} V_T)^2}$
Tole personates a jn generale jun personates di meretaphys

parte diverse famiglie togiche e ci dice che pui priccola è pui elevato soco la velocto di operazione a poerto di polonza plicolige d'instruction de partie de la consume de la plication de la plication Tipici volori (è un energio) sono did-10pJ.

Come si può vedere il prodotto ratordo-potenza può esse re jeidollo diminuendo lo copecto di coeico c_{L} e diminuen de la Tensione di plimentezione (Tendenzo e reolizzore logiche Cros plimentate a Terraioni sempre pui base...)

 \rightarrow FAN-IN \in FAN-OUT

d'usato di una porto logico deve essere in gresdo di piloto re pui di uno porto.

131 FAN-IN di une porte logico el numero di ingressi de la poula presenta (+ mumero jol vorobili in ingrass) Il FAN-out di une porte logice è il numero di ingressi che possono essere prioTOTT doll usato di uno doto alla sasannos estados importantes sobre asigol abset

precedente oggiunge un corico copecitivo vollo poreía logico che piloto le poete in uscito, quanto meggiore t il numero di porte che plevono essere pilototif, mag. giore è il volore della copecto di corico C, e quindi maggiore è il Tempo di propagazione La comprommesso j'es numero di porte "olloccoté" les una uscite de une poeta logica e velaci Ta di commutozione della poeto-

* RICHIAM DI ALGEBRAL BUGLEANA.

1849: G Bode presento una formulazione maTemaTica per Italiane la logica del pensiono unnano e del rapionamento

ALGEBRA BOOLEANA: plgebro delle funzioni logiche binarie.

da junzione logica colcolato ell'uscito di uneporta è
reppresentato do une variabile Y ed è junzione delle vousbili logiche di ingresso

 $Y = f(A, B, ...)$

Por reolizzore uno quolsion funzione booleona, uno je plmeno pielle pittee junzioni logiche (OR, AND)

de TABELLA DIVERIFA reporte l'uscite Y pertutte le possibili combinezioni delle vociobili di ingresso-

- OPERAZIONI LOGICHE BOOKEANE FONDAMENTALI

- $\begin{picture}(120,10) \put(0,0){\line(1,0){10}} \put(15,0){\line(1,0){10}} \put(15,0){\line($ · NOT $Y = \overline{A}$ B_{o} or Y \circ OR $Y = A + B$
- · AND $Y = A \cdot B$

· NOR $Y = \overline{A + B}$

 $Y = A \cdot B$ OMO

- . Una porto logico creas consiste di due reti, una compastida Iconsistori NHOS (rete di pull-down) e una composta da dispositivi Arus (rete di pull-up)
- . Per ogni vousbile logico di ingresso in une poste avos ci poco un tromistore NHOSmello jecte plipull-down e un Toursistoire preus nelle rete di pull-up La due Toursistoc' per ogni vocabile du ingresso
- · per ogni possibile ingresso esiste un commins con quite la distinction and a court only carry asternational cuttub e ai pull-douvre.

* PORTA LEGICA NOTE OPENS

E la funzione logico orz negato, per cui è sufficien Te che uno solo plegli ingressi sia allo per portore carred corpor allowing le strong /

* ESEMPIE DI RETI DI PULL-UP E PI PULL-DOWN

* PORTE LOGICHE COMPLESSE - EDIMENSIONAMENTO DEI MOS. Considéraisme la junzione logica:

$$
Y = A \cdot B + C \cdot (D + \epsilon) = Y + Y \cdot Y_3
$$

Essau passiede tre livelli di logica e reichide una porte de due porte AND e una NOR :

Un questo modo sono necessor tre stodi elementori e quindi Ite proposer l'es ingrome e unité, con ovaritage i jelle l'in pl - sotorisorile escriptor elle e encreagement ils abortise da stessa funzione logica può essere redizzato in logica complexa CMOS: redismo di costeure la rete di pull-dourn. · poniono in parallelo due resmiche receluzzono la funzione y, e quello Yz Y3 reispellivomente

- · Y è redizzato ponendo in poele due MIOS polotot? daAeB
- · Y2. Y3 è Medizzato pamendo un sereie un MHOS polototo de C et parallels di offre duenties polototi de D e de

 $Y = A \circ B + C \cdot (D + E)$

Vediamo quale à la condizione pui gravosa mel mostro corso; nel paraggio dell'usorto dal livello logico loro soro quello alto (corico plello copacto di marta pilleprenso la rete de PMOS) le condizione pui speverevole à quando condu ce uno solo dei due romi in parollelo (per ogni blocco in perce) e nel recondo blocco quendo si Trovano e condut re ; due PMOS De E un perie.

Nel persoggio dell'usato del livello logico allo a quello basso (sconico dello copacito plleoverso la rete depli NMOS) la condisione pui gravoa si ha quondo conduce solo uno dei plue jeanni in parollelo e uno solo dei due NMOS De E per quanto reguordo il romo di destro. Solitomente si impone l'uguaphoniza du translutte de la parindi or richiede che gli invertitori equivalenti abbiano kn=kp e

quindi::

$$
\left(\frac{W}{L}\right)_{P \in Q} = 2.5 \left(\frac{W}{L}\right)_{m \in Q}
$$

dove $(\frac{w}{L})_{eg}$ indice il forma dei MO.S dell'invertitore equivolente

I'm generale per i MOS in parallelo:

$$
\left(\frac{W}{L}\right)_{CQ} = \frac{E}{h} \frac{Wh}{Lh}
$$

e per i MOS in serie

$$
\left(\frac{W}{L}\right)_{\epsilon_{\mathcal{S}}} = \frac{1}{\sum_{k} \frac{L_{k}}{W_{k}}}
$$

Nel mostro coso dobbierno considerare per i PMOS le comfigurazioni:

> - A (B) in revie con $D+E$ (La pui gravosa)

 $- A(B)$ in serve com c

NOR gote $\begin{picture}(130,10) \put(0,0){\line(1,0){15}} \put(15,0){\line(1,0){15}} \put(15,0){\line($ equivalent invertier worst case $jN = \frac{Nc}{\sqrt{\pi}} \frac{V_{\text{P}}}{V_{\text{P}}}$ symmetric inverter.). $\frac{W_P}{24P} = 2.5 \frac{W_m}{L_m}$ $L_{\text{b}}\left(\underline{W}\right) = 5\left(\underline{w_{m}}\right)\left(\underline{k}\right)$ Equivalent inverter best cose $\frac{W_p}{2\mu_p} = 2.5$ $\frac{2W_m}{4m}$ $\Rightarrow \left(\frac{W}{L}\right) = 30 \left(\frac{W_m}{L\mu}\right)$ In general: $\left(\frac{W}{L}\right)$ = 2.5 $N \times N \left(\frac{W}{L}\right)$ $A_{RED_{NQR}} = N(W_{p}L_{p}) + N(W_{n}L_{n}) = NL[W_{p}+W_{n}] = NL[2.5NW_{n}+W_{n}] =$ $=NLW_{m} \left[1+2.5\hat{N}\right]^{255 \text{V}m} \left[\hat{L}_{p}=\hat{L}_{m}=\hat{L}_{m}^{2}\right]$ $\omega AneA_{WOR} = NL \left[w_{P}tW_{n} \right] = NL \left[Z_{o}5N W_{n} + W_{n} \right] = NArea_{n} \left[1+2.5N \right]$ NANO QAE Equivalent invertier worst coop Equiv. invertier best over $\frac{10}{10}$ $\frac{W_{P}}{L_{P}} = 2.5 \frac{W_{m}}{2L_{m}} \Rightarrow W_{P} = 2.5 W_{m}$ $\frac{2w_{P}}{L_{P}} = 2.5 \frac{w_{m}}{2L_{m}}$ $\frac{W_{m}}{L_{m}} = \frac{\chi_{*}^{2}}{2.5} \frac{WP}{L_{p}}$ $N>2$ $\frac{W_m}{L_m} = \frac{N}{2.5}$ $\frac{W_e}{L_p}$ Area $N(W_p V_p) + N(W_n V_n) =$
 $N L (W_p + W_m) = NL (W_p + \frac{N}{2.5}W_p) = N A_{min}(1 + \frac{N}{2.5})$ $N>2$ $L_m = L_P = L$ $Area_{NAND} = NL (Wp+W_{n}) =$ $=N L (w_{p} + N^{2}w_{p}) = N \beta_{p,q} (H_{z}^{N})$

