

Un sistema digitale é un sistema che riceve in ingresso pende digitali, le elabora e formisce in marta settre perde digitali. Esso è costituito de diversi blocchi circuitali che svolgono alcune funzioni determinate



realizzono operazioni logiche su voriabili PORTE LOGICHE (LOGIC GATES) booleone\_ Some alle bose delle realizazione di jun zioni digitali complezze Al loco interno le porte logiche sono res lizzate connellendo opportunamente Jaonsi slon\_ Storcicomente le portelogiche sono state realizzate con diverse Jecnologie => diverse FAMIGLIE LOGICHE, opnune comprendente tulle le porte logich, "elementori". TECNOLOGIA BIPOLATZE TTL (TRANSISTOR -TRANSISTOR LOG'C) (TECNOLOGIA BIPOLATZE S ECL (EMITTER - COUPLED LOGIC) TECNOLOGIA HOS TO MAOS (N-channel MOSFET) S CMOS (complementary MosfET)

Cilimitions , elle femiglia CMas: (Tresperenze delle Tecnologue)



· <u>CARATTERISTICA DI TRASFERIMENTO</u> o cocoTTeristico Ingresso-uscilo e lo cuvuo mel piono (Vin, Vouz) che lega lo Tensione di juscita jo quello jopplicato in ingresso



VTH : SOGLIA DI COMMUTAZIONE

R limita la corrente possibilita dell'plimentazione  $I = V_{R}$ L = R

plicimenti jevrei jun cortocircuito quendo chivelo l'inter ruttore => Dissipazione di Potenza statica:  $P_{STAT} = V_A = \frac{I_H + J_L}{2} = \frac{1}{2} \frac{V_A^2}{R}$ 

· VIN LVTH => SWA APERTO SW2 CHIUSO - VA SW2 - OUT = VA SWI CHIUSO · VIN >VTH SWJ => SWZ APERITO VA SWZ - OUT = O SWI La in posenza di carico la corrente stazionziero possibilità è mullo perché d'é sempre un interentione aperio => mon dissipo potenza m.b. devo usore due Tipi diversi di intercuttori in modo che con un ingresso petto uno sia pereto e l'attes chiuso evicenerso. \* CARATTERISTICA DI TRASFERIMENTO INGRESSO USCITA PEALE VOUT Due invertitor dentici in coscota, che cosa succede? 0 VA VIN VTH 0 R VOUTZ VIN,



Se la poeta 1 formisce jin juocita uno Ø, questo è correttomente interpretato finche eventueli distucci presenti insieme d segnde mon superiro l'ompiezza data do NM

Si definisce MARGINE Di RUMORE, il margine di Dicurezzo che evito che uno porto logico produco in usoto Livelli logici Diccoti in presenzo di reumore poveopposto el segne le di ingresso.

Le se i distució possono essere sia positivi che megativi e di pari pompiezza sulle due polarita ao voglio il prososimo margine di jeumore par enteombi i volori logici:

$$NIY = NHH = VA$$

Colcolismo, punti solienti della corcoTTercistica · TENSIONE Di SOGLIA VA + VOUT=VIN (bisettrice 1° quodronte) Var ZVIN  $V_{\tau_{H}}$   $V_{A}$   $V_{N}$ VTH separa i volori bossi di Viv do quelli "alti": VIN >VTH => VOUT < VIN VIN KVTH => VOUT > VIN Si définisce soguia di commutazione la Tempione di ingresso corrispondente pli interseziore Jeo la caratteristica dell'invez Titore e la bisettrice del primo quadrante. · MARGINI DI RUMORE VOUT VOH Von - VOL = SWING LOGICO Pui la swing hopico é é pimpio pui ivoloci lor a sono distinguibili é put é rudate le possibilité Vol Vol IGI < 1 VILGK J VA VIN de pendenza d'out d'in della corolleristica di Jeas permento reappre sente, il guodogno di Tensione dell'investitore: mell'intorono delle roglia tole publicano deve essere maggiore di zin modoto goronTive la RIGENERATIVITA DEI LIVELLI LOGICI ( se in inpresso 20 un invotitore allab argen ile la coor ile alemper mu amodelle avoittorni, mu

1 d STURBS 77/ ° (///) disturbo altenuato I corrispondente segnele in resulta sava inferiore alla soglia, d'une questité maggiore e se questo è dete in ingression jun 3° in vertitore; l'usate si opostera progressivomente veras la Tensione associato oll'uno logico Doti due invertitori: Vo (k) Vi (j) ↑ Vi(j) A Vo(k) 1 NMH VIL 20NA PROIBITA 191>1 ViL \$ NML NM\_: indice di questo que crescere il valore di puscita besso Voi a couse di un distuctos offinche oll'inpros so delle porto successivo sio interpreteto come livella bass NML = ViL - VOL NMH: indice di questo puèdecere i volore di uscita setto Vorre la cours du un distucto settinche sell'ingresso atello poto successivo sio interpretato come livello atto NMH = VOH - VIH







(A) DE corrisponde public con NHOS in some ohmite  
Sui officera ViH  
(B) EF ViN t.c. 
$$|V_{iN} = V_{DD}| < V_{T}$$
  
(B) EF ViN t.c.  $|V_{iN} = V_{DD}| < V_{T}$   
(C) EF VIN t.c.  $|V_{iN} = V_{DD}| < V_{T}$   
(C) EF VIN t.c.  $|V_{iN} = V_{DD}| < V_{T}$   
(C) EF VIN t.c.  $|V_{iN} = V_{DD}| < V_{T}$   
(C) EF VIN t.c.  $|V_{iN} = V_{DD}| < V_{T}$   
(C) Provide per second point of a constraint of the constraint of a constr

$$V_{1H} - \frac{V_{DD}}{2} = \frac{V_{DD}}{2} - V_{1L} \qquad \Rightarrow V_{1L} = \frac{1}{4} \left(\frac{3}{2} V_{DD} + V_{T}\right)$$

$$V_{1H} - \frac{V_{DD}}{2} - V_{1L} = V_{1L} + 0 = \frac{1}{4} \left(\frac{3}{2} V_{DD} + V_{T}\right)$$

$$\Rightarrow NM_{L} = V_{1L} - V_{0L} = V_{1L} + 0 = \frac{1}{4} \left(\frac{3}{2} V_{DD} + V_{T}\right)$$

$$\Rightarrow NM_{H} = V_{0H} - V_{1H} = V_{DD} - V_{1H} = V_{DD} - \frac{5}{8} V_{DD} + \frac{V_{T}}{4} = \frac{3}{8} V_{DD} + \frac{V_{T}}{4} = \frac{1}{8} V_{D} + \frac{V_{T}}{4} + \frac{V_{T}}{4} = \frac{1}{8} V_{D} + \frac{V_{T}}{4} + \frac{V_{T}}{4} = \frac{1}{8} V_{D} + \frac{V_{T}}{4} + \frac{V_{T}}$$

## Noise Margins

The **transfer function** of a **digital inverter** will typically look something like this:



Note that the **transition region** is rather **arbitrarily** defined by the points on the transfer function where the magnitude of the **slope** is **greater than one** (i.e., where  $|dv_o/dv_I| > 1.0$ ).

Although this transfer function **looks** rather simple, there are actually **several parameters** that we use to **characterize** this transfer function—and thus characterize the digital inverter **as well**!

**1.** First of all, let's consider the case when  $v_T=0$ . The output of the digital inverter in this condition is **defined** as  $V_{OH}$  (i.e.,  $OH \rightarrow$  "output high"), i.e.:

$$V_{OH} \doteq v_{O}$$
 when  $v_{I} = 0$ 

Thus,  $V_{OH}$  is essentially the "ideal" inverter high output, as it is the output voltage when the inverter input is at its ideal low input value  $v_{I}=0$ . Typically,  $V_{OH}$  is a value just slightly less than supply voltage V<sup>+</sup>.

2. Now, let's consider the case when  $v_I = V^+$ . The output of the digital inverter in this condition is **defined** as  $V_{OL}$  (i.e., OL  $\rightarrow$  "output low"), i.e.:

$$V_{OL} \doteq v_{O}$$
 when  $v_{I} = V^{+}$ 

Jim Stiles

Thus,  $V_{OL}$  is essentially the "ideal" inverter low output, as it is the output voltage when the inverter input is at its ideal high input value  $v_T = V^+$ . Typically,  $V_{OL}$  is a value just slightly greater than 0.



3. The "boundary" between region I and the transition region of the transfer function is denoted as  $V_{IL}$  (i.e.,  $IL \rightarrow$  "input low"). Specifically, this is the value of the input voltage that corresponds to the first point on the transfer function where the slope is equal to -1.0 (i.e., where  $d v_0 / dv_1 = -1.0$ ).

Effectively, the value  $V_{IL}$  places an **upper bound** on an acceptably "**low**" value of input  $v_I$ —any  $v_I$  greater than  $V_{IL}$  is **not** considered to be a "low" input value. I.E.:

 $v_{I}$  considered "low" only if  $v_{I} < V_{IL}$ 

4. Likewise, the "boundary" between region II and the transition region of the transfer function is denoted as  $V_{IH}$  (i.e., IH  $\rightarrow$  "input high"). Specifically, this is the value of the input voltage that corresponds to the second point on the transfer function where the slope is equal to -1.0 (i.e., where  $dv_0/dv_I = -1.0$ ).

Effectively, the value  $V_{IH}$  places a lower bound on an acceptably "high" value of input  $v_I$ —any  $v_I$  lower than  $V_{IH}$  is not considered to be a "high" input value. I.E.:



Note then that the **input** voltages of the **transition region** (i.e.,  $V_{IL} < v_I < V_{IH}$ ) are **ambiguous** values—we **cannot** classify them as either a digital "low" value or a digital "high" value.

Accordingly, the **output** voltages in the transition region are both significantly less that  $V_{OH}$  and significantly larger then  $V_{OL}$ . Thus, the **output** voltages that occur in the transition region are **likewise ambiguous** (cannot be assigned a logical state).

Lesson learned  $\rightarrow$  Stay away from the transition region!

In other words, we must ensure that an **input** voltage representing a logical "**low**" value is **significantly lower** than  $V_{IL}$ , and an **input** voltage representing a logical "**high**" value is **significantly higher** than  $V_{IH}$ .

**Q:** Seems simple enough! Why don't we **end** this exceedingly dull handout and **move on** to something more interesting!?

A: Actually, staying **out** of the transition region is sometimes **more difficult** than you might first imagine!

The reason for this is that in a **digital system**, the devices are **connected** together—the input of one device is the output of the other, and vice versa.



A: True enough! The input  $v_{I2}=V_{OL}$  is typically well below the maximum acceptable value  $V_{IL}$ . In fact, we have a specific name for the difference between  $V_{IL}$  and  $V_{OL}$ —we call this value Noise Margin (NM):

$$NM_{L} = V_{IL} - V_{OL} \qquad [Volts]$$

The noise margin essentially tells us **how close** we are to the **ambiguous** transition region for a typical case where  $v_I = V_{OL}$ . Of course, we do **not** wish to be close to this transition region at all, so **ideally** this noise margin is **very large**!

Now, consider the **alternate** case where  $v_{II}$ =0.0 V. The **output** of the **first** inverter is therefore  $v_{O1} = V_{OH}$ . Thus, the **input** to the **second** inverter is **likewise** equal to  $V_{OH}$  (i.e.,  $v_{I2} = v_{O2} = V_{OH}$ ).  $IV^+$ 

*v<sub>01</sub>= v<sub>I2</sub> =*V<sub>0H</sub>

**Q:** This **still** doesn't seem to be a problem—after all, isn't V<sub>OH</sub> much larger than V<sub>IH</sub>??

 $v_{T_1} = 0.0$ 

V02

$$NM_{H} = V_{OH} - V_{IH} \qquad [Volts]$$

This noise margin essentially tells us how close we are to the ambiguous transition region for a typical case where  $v_I = 0.0 \text{ V}$ . Of course, we do not wish to be close to this transition region at all, so ideally this noise margin is very large!

**Q**: I don't see why we care about the values of these "noise margins". Isn't the simple fact that  $V_{OL} < V_{IL}$  and  $V_{OH} > V_{IH}$  sufficient?

A: Ideally yes. However, in our example we have made one important assumption that in fact may not be true! It turns out that in a real digital circuit,  $v_{I2}$  may not be equal to  $v_{O1}$ !!

 $V_{I1}$ 

 $V_{01} \neq V_{T2}$ 

V02

**Q:** What! How can this be possible? It appears to **me** that  $v_{I2}$  **must** be equal to  $v_{O1}$  !?

A: It turns out that for a **real** digital circuit, a lot can happen **between** the output of one device and the input to another. The voltage at the input of a device might be affected by **many** sources—**only one** of which is the output device connected to it!

Examples of these "extra" sources include:

- 1. Thermal noise
- 2. Coupled signals
- 3. Power supply transients

We will **combine** the effect of **all** of these sources together into one "**noise**" source  $v_n(t)$ . Thus, a **better model** for our digital circuit example is:



To avoid the transition region, we find that the input to the second inverter must be less than  $V_{IL}$ :

$$V_{OL} + v_{n}(t) < V_{IL}$$

$$v_{n}(t) < V_{IL} - V_{OL}$$

$$v_{n}(t) < NM_{L}$$

Look at what this means! It says to avoid the transition region (i.e., for the input voltage to have an unambiguously "low" digital level), the noise must be less than noise margin NM<sub>L</sub> for all time *t*!

Thus, if the noise margin  $NM_L$  is large, the noise  $v_n(t)$  can be large without causing any deleterious effect (deleterious effect  $\rightarrow$  transition region). Conversely, if the noise margin  $NM_L$  is small, then the noise must be small to avoid ambiguous voltage levels.

Lesson learned  $\rightarrow$  Large noise margins are very desirable!

Considering **again** the example circuit, only this time with  $v_I=0.0 V$ , we find that to **avoid** the transition region (verify this for yourself!):

$$V_{OH} + v_{n}(t) > V_{IH}$$

$$v_{n}(t) > V_{IH} - V_{OH}$$

$$v_{n}(t) > -NM_{H}$$

$$-v_{n}(t) < NM_{H}$$

Note that the noise  $v_n(t)$  is as likely to be positive as negative—it is in fact negative valued noise that will send  $v_{I2}$ to a value less than  $V_{IH}$ ! Thus, we can make the statement that the **magnitude** of the **noise**  $v_n(t)$  must be **less** than the **noise margins** to avoid the ambiguous values of the disturbing **transition region**! I.E., make sure that:

 $|v_n(t)| < NM$  for all time t

\* CONDORTANENTO DINAHICO DELL' INVENTEDORE CHOS

ettonsizione usate ALTO -> BASSO

Definismo TEMPO DI PROPAGAZIONE, 1 jeitoralo Jao, 1 Degrele di jogresso e l'ascito corrispondente mel posseggio per 1 50% dell'escursione logica (<u>VOH + VOL</u>)



E=O NHOS in interdizione phos in zono obmico

 $t=0^{\dagger}$  N reas entres in conduzione  $(V_{qg}=V_{DD})$  in zone di setucezione  $(V_{qD}=0)$ PNOS in intereduzione

inners si comporto de generatore di corrente contente e acorico la copecita CL.



Mi tempo di propagazione e i tempo di passoggio del punto (D) pli punto (D), in cui l'NHOS è giò in zona ohmira, dove il MOSFET è jopprovoirnabile con una resistenza non. lineore.

In prime approssimazione approssimiens le conrente in

quel Jesto con le corrente marsino 
$$J_{V} : t_{n}^{2} \left( V_{0D} - V_{TN}^{2} \right)^{2}$$
  
de dese esser politie va-  
 $t_{R_{H_{L}}} \cong \frac{Q_{condensation}}{I_{V}} = \frac{C_{L} \left( V_{0D} - V_{02}^{2} \right)}{J_{N}} = \frac{J_{N}}{\frac{d}{d}} \stackrel{e}{=} \frac{1}{L_{L}} \left( V_{0D}^{2} - V_{02}^{2} \right)^{2}$   
 $= \frac{C_{L} \left( V_{0D}^{2} \right)^{2}}{R_{N}} \left( V_{0D} - V_{D}^{2} \right)^{2}} = \frac{J_{N}}{2} \left( \frac{d}{d} \left( V_{0D}^{2} - V_{D}^{2} \right)^{2} \right)^{2}}$   
Rer espeie più precisi dobbierro di videre il alcolo Per  
le due zone di junaionamerio de polibre via.  
 $\left[ - N \log j n asitositosione = \frac{d}{d_{N}} \log e^{-(V_{0D} - V_{TN})} \right]^{2}$   
 $= \frac{C_{L} V_{TN}}{R_{N}} \left( V_{0D} - V_{D}^{2} \right)^{2}$   
 $= \frac{d}{d} J_{N} = \frac{d}{dx} \frac{dV_{0}}{dt}$   
 $\int \frac{dx}{dx} = \frac{d}{dx} \int \frac{$ 

And and a second s



\* approssimazione per eccesso



Suddivida La scorica in due Teatti.

• da (A) a(B) : MOS Sature, soluzione enzita  

$$t_{P HL SAT} = \frac{9 v_{bp} \cdot (v_{br} \cdot v_{f})}{I_{P sat_{m}}} = \frac{C_{L} (V_{bp} - (V_{pp} - V_{f}))}{I_{e_{m}} (V_{cs_{m}} - V_{f})^{2}}$$

$$= \frac{C_{L}V_{T}}{I_{e_{m}} (V_{b} - V_{f})^{2}}$$
• da(B) a(O): m MOS ohmice, can resistenza vzuidel'e  
La approssime can juna juna juna contained containte  
(relia congiungente B) all origine):  
Req =  $\left(\frac{I_{D sat_{m}}}{V_{Dp} - V_{T}}\right)^{-1} = \frac{V_{DD} - V_{T}}{I_{D sat_{m}}}$   
 $2 = C_{R}eq$   
Vaut (t) =  $(V_{DD} - V_{T}) e_{N}r \left(-\frac{t}{2}\right)$   
deus calcalore jl termips neccessite percive l'enponementatione  
junggiunge Vab  
 $2 = (V_{DD} - V_{T}) e_{N}r \left(-\frac{t}{2}p_{HLOHH}\right)$   
 $t_{PHL aHM} = \frac{2}{V_{DD} - V_{T}} = 2 Jm \frac{2(V_{DD} - V_{f})}{V_{DD}}$   
 $t_{PHL aHM} = \frac{C_{L}V_{T}}{V_{D}} + 2 Jm \frac{2(V_{DD} - V_{f})}{V_{DD}} =$   
 $= \frac{c_{L}V_{T}}{V_{D}(V_{D} - V_{T})^{2}} + \left(C_{L} \left(\frac{V_{DD} - V_{f}}{I_{D sat_{m}}}\right) Jm 2\left(\frac{V_{DD} - V_{f}}{V_{DD}}\right) =$ 

D

$$= \frac{CL}{km(v_{DD}-V_T)^2} \left[ V_T + (V_{DD}-V_T) \ln 2(V_{DD}-V_T) \right] V_{DD}$$

tp =

-

La 11 tempo di propagazione Auto - BASSO nove la normana plei plue contributi:

$$E_{P_{HL}} = \frac{C_{L}}{k_{N} \left( V_{DD} - V_{TN} \right)} \left[ \frac{V_{TN}}{V_{D} - V_{TN}} + \frac{1}{2} ln \left( \frac{3V_{DD} - 4V_{TN}}{V_{DD}} \right) \right]$$

Analogo 
$$\hat{e}$$
 il calcolo del tempo di propagazione BASSO + ALTO  
( $t_{PLH}$ ), ma questo volta l'NKas è sempre in interdizione  
ed è il pros che coreico lo copacita  $C_L$ .

Noti , tempi , di propagazione tpite tpite AI definisce RITARDO DI PROPAGAZIONE

$$c_p = t_{pLH} + t_{PHL}$$

-> Per purmentore a diminuire la velocita dell'invertitore allas accorre modificare j W deiteonsistori - Maggiore è W maggiore jusuito, il le del Jeonsistore e quindi minore e il temps di propagazione.

2019 SHOLE STATISTICA & AUTATION STATISTICA & SINAMUCA IN LOCICHE GLOS

- Sia per ingresso jetto (Voo) che per ingresso bosso (0) lia
   corrente mell' invertitore e mulla (pressoche ....) => mon
   ce dissipezione pli potenza statica (3)
- Due pono j contributi plla potenza jolinamica, croe
   quello relativo plle Transizioni Tra juno otobi e 1/01Tro.
   (a) corrente che pilicaverza ji ros mello fase in cui sono
   entrombi in concluzione (POTENZA Di CROSS-CONDUZIONE
   (b) potenza ppeza per la carica jolella capacita;

(5) VOUT Dorossian Lanossian Vob VTp Vob Vin pico = 1 11 Cox W (Voo - V) L (mitoto dol MOSFET I crass-condulatione = I picco VDD - VIN - MTP i duc fronti  $\frac{P}{C-C} = \frac{1}{CC} \cdot V = \left(\frac{1}{2} \frac{V_{DD} - 2V_T}{V_{DD}}\right) \cdot \left(\frac{V_{DB} 2 \cdot t_{TISE}}{T_{R}}\right) = \frac{1}{T_{R}}$ = Ipicco (VDD-2Vr) for trise 2 mon dipende dollo realizzazione dell'invertitore (6) E = VDD / Icot = VDD QC = CLVDD R G VOD per meto volissipato mell invertitore e per meto immagaz zinato mel condensatore e persa quendo la copacito si narica POTENZA TOTALE DISSIPATA P= J. VOD + PC-C + fCLVDD / NSW ≥0 nolo i leakope a diuscite che commutano, melle hp. che tutte obbiens lignole



- 1 CVOD E Immagazzinata rel condensatore - 1 CVDD è plissipate del ptios nelle par dicorica. 1 CVob per opni ciclo è divorpets nell'intros e 1 CVop è 2 divorpeto per opni ciclo del pttos Lo CVod è l'energio divorpeto ed opniciclo 1 Potenzo dussipato, P=fCVDD

-> PRODOTTO RITARDO POTENZA

Im generale Po < Po

Ritocolo e potenza consentons di volutore il mossimo livello son integrazione realizzabile e la massime velocità di aperazione. Mn generale, 1 migliocomento di uno delle due prondezze via p scopito dell'office => probleme di offimizzazione per il propettiste

PDE fCLVDD y Pootp =  $t_{p} = \frac{t_{pHL} + t_{pLH}}{2} = \frac{1}{2} \frac{C_{L} V_{DD}}{2 R} \left[ \frac{2}{(V_{DD} - V_{f})^{2}} \right]$ 

 $t_p = \frac{1}{2} \frac{1}{2} \frac{C_L V_{DD}}{C_L V_{DD}} \left[ \frac{2}{(V_{DD} - V_f)^2} \right] = \int \frac{C_L^2 V_{DD}}{2k(V_{DD} - V_f)^2}$  Tole percenter e in generale un percometeo di mereitoriapercle diverze laminica i diper le diverse femiglie logiche e ci dice che pui piccole è pui elevate paro la velocito d'operazione a parito di patenza dimipeto o minore poro l'consumo je parte di velocité operative Tipici volori (è un energio) sono d'01-10pJ.

Come si può vedere il prodotto ritordo-potenza può esse re jeidallo diminuendo la capacita di coeico CL e pliminuen do la Tensione d' plimentazione (Tendenza p realizzore logiche Creas plimentate o Terroioni sempire pui base...)

--- FAN-IN E FAN-OUT

d'uscito di uno porto logico deve essere in grado di piloto re pui di uno porto\_

BI FAN-IN di une poria logice est numero di ingressi te la porta presenta (-\* numeres jol vore obili in ingross) 1) FAN-OUT di una porta logica è il numero di ingressi che possomo essere priototi dell'uscito di una dete porto logico - Dato che ogni poeta lugico connessa plla

precedente oggivnge un corico copecitivo jello poreta Logico che pilotos le poste in uscito, quanto meganore E il numero di porte che devono essere pristate, meg giore è il volore della coprecto di coreico C, e quindi maggiore è il tempo di propagazione La compromerso Jea numero di porte "allaccate" red una juscito de june porte logrico e veloci Ta di commutazione della poreto.

.

\* RICHIAMI DI ALGEBRA BUQUEANA

1849: G Bode presento una journulezione matematica pa Trattare la logica del pensiero umano e del regionamento

ALGEBRA BOOLEANA: plgebro delle funzioni lopiche binarie.

da junzione logico colcoloto jell'uscito pli une porta è reppresentato de junz variabile Y ed è junzione delle vorciobili logiche di ingresso

 $Y = f(A, B, \dots)$ 

Per realizzone una qualsion funzione bodeana, una je miglia logica deve forme l'inversione (NOT) e una almena delle attre junzioni logiche (OZ, AND)

de TABELLA DI VERITA juporte l'juscite Y pertutte le possibili combinezioni delle voriobili di ingresso -

-> OPERAZIONI LOCICHE BOOLEANE FONDAMENTALI

• NOT  $Y = \overline{A}$ • OR  $Y = \overline{A} + \overline{B}$ • OR  $Y = \overline{A} + \overline{B}$ • AND  $Y = \overline{A} \cdot \overline{B}$ • NOR  $Y = \overline{A} + \overline{B}$ • NOR  $Y = \overline{A} + \overline{B}$ • NOR  $Y = \overline{A} + \overline{B}$ • NOR  $Y = \overline{A} - \overline{B}$ • NOR  $Y = \overline{A} - \overline{B}$ • NOR  $Y = \overline{A} - \overline{B}$ • NOR  $\overline{A} = \overline{A} - \overline{B}$ 



- · Una porto jugico creas consiste di due reti, una composte da Transistari NHLOS (rete ali pull-down) e una composte da dispositivi PHLOS (rete ali pull-up)
- · Per opni voriobile logico di ingresso in uno porto avos a poro un transistore NHOS mello jette plipull-down e un Transistore PHOS mello jette di pull-up Lo due transistori per opni voriobile di ingresso
- · per april possibile ingresso esiste un commins con duttivo attra verso una e una pola pielle reti pli pull-up e di pull-down.

\* PORTA LUGICA NUTE CHOUS

E la junzione logice or megate, per cui é sufficien Te che uno solo plepli ingressi sio pllo per portore l'usaite el livelle logice basso

| P and | N-ALD     | A   | B | IY            |
|-------|-----------|-----|---|---------------|
| Bo-)  | 0-01-HTB= | 0   | 0 | 1 NOR         |
|       | =A·B      | 0   | 1 | o normalmente |
|       |           | - 1 | 0 | 0 posse       |
|       |           | 1   | 1 | 0             |



\* ESEMPI DI RETI DI PULL-UP E M PULL-DOWN



\* PORTE LOCICHE COMPLESSE E DIMENSIONAMENTO DEI MOS.

Considerismo la junzione logica:

$$Y = A \cdot B + C \cdot (D + E) = Y_1 + Y_2 \cdot Y_3$$

Essas passiede tre livelli di logica e reichiede una porta OR due porte AND e una NOR:



In questo modo sons necessor in stadi elementeri e, quindi, Tre passagei Tres ingrosso e juscite, con svantagei rechattivi al retardo di propagazione e alla patenza dissipata. Xa stersa funzione logica può essere realizzato in logica complezzo CMOS: vediano di costruire la rete di pull-down. · pomiono in parallelo due reomiche realizzono la

funzione y, e quello Yz°Y3 reispellivomente

A a la c la

Balladite

- « Y, è realizzato pomendo in poere due NMOS pilotot? da A e B
- · Y2. Y3 è realizzata parendo in sereie un Milos priotato da C jai parallelo di pittre duentios prilotati da D e da E

$$Y = A \circ B + C \cdot (D + E)$$

Vediamo quele è le condizione pui gravose mel mostro coso: mel passoggio dell'uscito del livello logico baso per quello atto (corrico dello copacito di uscita pilieorena la rete dei PMOS) la condizione pui Ajovorevole è quendo condu ce uno solo dei due romi in parollelo (per ogni blocco jo rece) e mel secondo blocco quendo si Trovano o condur re i due PMOS De E in perie.

Nel persoaggio dell'uscito del livello logico etto e quello beros (scorico della copecito pittereros la rete degli Nros) la condizione pui grevosa si has quando conduce solo uno dei plue romi in perallela e uno solo dei due Nros De E per quanto reguardo il romo di destro. Solitomente si impore l'uguaphonzo di t<sub>PHL</sub> e t<sub>PLL</sub>, quindi

oi xichiede che gli invertitori equivalenti ebbieno k<sub>N</sub> = k<sub>p</sub> e quindii:

$$\left(\frac{W}{L}\right)_{P \in Q} = 2.5 \left(\frac{W}{L}\right)_{M \in Q}$$

dove (W) indice il joTTore di jorme dei MOS dell'invertitore equivalente.

-3m genereale per j MOS in parallelo:

$$\left(\frac{W}{L}\right)_{eg} = \frac{\Sigma_{f}}{\hbar } \frac{W_{h}}{L\hbar}$$

e per j Mos in Derie

$$\left(\frac{W}{L}\right)_{EQ} = \frac{1}{\sum_{k=1}^{l} \frac{L_{k}}{W_{k}}}$$

Nel mostro coso dobbierno considerere per i PMOS le Configurezioni :

- A (B) in serve con D+E (La pui gravosa)

- A (B) in serie con c



NOR gote A IF OF A equivalent inverter worst cese IN - LING WP IN - LING WM symmétric inverter .j.  $\frac{W_P}{24p} = 2,5 \frac{W_m}{L_m}$  $L_{\mathsf{b}}\left(\frac{\mathsf{W}}{\mathsf{L}}\right) = 5\left(\frac{\mathsf{W}_{\mathsf{m}}}{\mathsf{L}_{\mathsf{m}}}\right) (*)$ Equivalent invester best cose  $\frac{W_{p}}{Z_{p}} = 2.5 \ \frac{2W_{m}}{L_{p}} = \frac{10(W_{m})}{L_{p}} = \frac{10(W_{m})}{L_{m}}$  $M_{\rm m}$  general:  $\left(\frac{W}{L}\right) = 2.5 N \times N \left(\frac{W}{L}\right)_{\rm m}$  $A_{RED} = N(W_{P}L_{p}) + N(W_{n}L_{m}) = NL[W_{P}+W_{n}] = NL[2.5NW_{n}+W_{n}] = NL[2$  $= NLW_{m} \left[ 1 + 2.5N^{2} \right] = NAreo_{m} \left[ 1 + 2.5N^{2} \right]$ ( AREANOR = NL[WptWn] = NL 2.5N Wmt Wm] = NAreom [1+2.5N] NANO gate A Bolly Bolly Equivolent inverter worst comp Equiv. inverter best are DI LP DOUT ODIA UM IN ZUM in the win  $\frac{W_{P}}{L_{P}} = 2.5 \frac{W_{m}}{2L_{m}} \Rightarrow \frac{W_{P}}{L_{P}} = 2.5 \frac{W_{m}}{NL_{m}}$  $\frac{2We}{Lp} = 2.5 \frac{Wm}{2Lm}$  $\frac{W_m}{L_m} = \frac{\chi_*}{2.5} \frac{W_P}{L_p}$  $N \ge 2 \quad \underbrace{W_{m}}_{L_{m}} = \underbrace{N}_{2,5} \underbrace{W_{p}}_{L_{p}} \quad AREA \quad \underbrace{W_{p}}_{NPVD} = \underbrace{N(W_{p}L_{p}) + N(W_{n}L_{m})}_{NL(W_{p}+W_{m})} = \underbrace{NL(W_{p} + \underbrace{N}_{2,5} W_{p})}_{NL(W_{p}+W_{m})} = \underbrace{NL(W_{p}+W_{p})}_{NL(W_{p}+W_{m})} = \underbrace{NL(W_{p} + \underbrace{N}_{2,5} W_{p})}_{NL(W_{p}+W_{m})} = \underbrace{NL(W_{p} + \underbrace{N}_{2,5} W_{p})}_{NL(W_{p}+W_{m})}$ N>2 Lm=Lp=L AREANAND = NL (Wp+Wm) =  $= NL\left(W_{P} + \frac{N^2W_{P}}{25}\right) = NA_{pin}\left(\frac{14N}{25}\right)$ 

