


1. Riportare sulla prima pagina del foglio protocollo nome, cognome, numero di matricola, cod. persona, data, “seconda prova in itinere”, numero totale di fogli consegnati.
2. Numerare tutti i fogli e riportare su ciascuno almeno nome, cognome, numero di matricola, cod. persona.
3. Scrivere con grafia leggibile e con la penna
4. Indicare chiaramente la domanda a cui si sta rispondendo. Ad esempio 1a)...
5. Risolvere per primi i punti in grassetto, perché ritenuti più facili. La durata della prova è 2.5 ore.
6. Non sono ammessi libri o appunti o altro materiale, eccetto la calcolatrice.

Esercizio 1

Si consideri il circuito riportato nella Fig. 1. Gli amplificatori operazionali saturano alle tensioni di alimentazione. I_{in} sia un generatore di corrente di segnale.




$$\begin{aligned}
 R_1 &= 100 \text{ k}\Omega \\
 R_2 &= R_3 = 2 \text{ k}\Omega \\
 R_4 &= 18 \text{ k}\Omega \\
 R_L &= 1 \text{ k}\Omega \\
 C &= 2 \text{ pF} \\
 R_a &= 5 \text{ k}\Omega \\
 R_b &= 100 \text{ }\Omega \\
 R_c &= 8.9 \text{ k}\Omega \\
 V_{dd} &= 4.5 \text{ V}
 \end{aligned}$$

Fig. 1

- a) **Tracciare il diagramma di Bode del modulo del trasferimento $V_{out,1}/I_{in}$, quotandone tutti i punti significativi, assumendo l'amplificatore operazionale ideale.**
- b) **Determinare il valore della resistenza R_3 necessario per minimizzare l'effetto delle correnti di bias (uscenti) del primo operazionale, pari a una corrente media $I_B = 10 \text{ }\mu\text{A}$ con un offset delle correnti di bias pari a 50 nA .**
- c) **Determinare il valor medio delle soglie di commutazione del trigger di Schmitt, realizzato con l'amplificatore operazionale 2, e l'ampiezza del suo ciclo di isteresi. Tale trigger di Schmitt può essere impiegato correttamente in presenza di un rumore sovrapposto al segnale di 50 nA rms ?**
- d) Determinare il margine di fase del blocco amplificatore, se l'amplificatore operazionale 1 è caratterizzato da un prodotto guadagno-larghezza di banda, $GBWP = 70 \text{ MHz}$ (A_0 non è noto separatamente).
- e) Si assuma che l'amplificatore operazionale 1 sia caratterizzato da uno slew-rate di $4 \text{ V}/\mu\text{s}$, determinare, quindi, l'intervallo di tempo in cui, a seguito della applicazione di un gradino negativo in ingresso di ampiezza $1 \text{ }\mu\text{A}$, si abbia una commutazione dell'uscita $V_{out,2}$.

Esercizio 2

Si consideri la catena di acquisizione mostrata in Fig. 2. L'ADC sia del tipo ad inseguimento (*tracking*) con $n = 12 \text{ bits}$. V_{in} sia un generatore di segnale a gradino di ampiezza A nell'intervallo pari a $50 \text{ mV} - 200 \text{ mV}$ ($V_{low} = 0 \text{ V}$, $V_{high,min} = 50 \text{ mV}$, $V_{high,max} = 200 \text{ mV}$)



$$\begin{aligned}
 V_{Tp} &= -1 \text{ V} \\
 |k_p| &= 6 \text{ mA/V}^2 \\
 V_{dd} &= 4.5 \text{ V} \\
 f_{ck} &= 12 \text{ MHz} \\
 n &= 12 \text{ bits} \\
 C_{HOLD} &= 2 \text{ nF}
 \end{aligned}$$

Fig. 2

- a) **Determinare il minimo valore del guadagno G necessario per garantire di ottenere sempre una risoluzione in ingresso migliore dello 0.25% della ampiezza del gradino in ingresso.**
- b) **Si assuma ora $G = 12$, determinare le tensioni di comando del gate del pMOS che garantiscano una resistenza $R_{ds,on}$ minore di $10 \text{ }\Omega$ in fase di *Sample* e il pMOS spento con 3 V di margine in fase di *Hold*.**
- c) Nelle ipotesi di segnali di massima dinamica per il convertitore, determinare il minimo valore della resistenza di ingresso dell'ADC (R_{ADC}), compatibile con il corretto funzionamento della catena di acquisizione.
- d) Si assuma nuovamente $G = 12$, a seguito della applicazione del gradino in ingresso, determinare il minimo tempo da attendere per avere sempre una parola digitale “valida” in uscita. Si assuma un reset globale ad ogni inizio di conversione, corrispondente all'istante di applicazione del gradino.
- e) Assumendo $G = 12$ e che il transistor del circuito di *Sample & Hold* sia caratterizzato da una capacità parassita, C_{par} , come in figura, determinarne il massimo valore che non comprometta il corretto funzionamento della catena di acquisizione.

Fondamenti di Elettronica - Ingegneria Elettronica – a.a. 2022/23

Appello straordinario – 22 giugno 2023

1. Riportare sulla prima pagina del foglio protocollo nome, cognome, numero di matricola, cod. persona, data, “Appello Straordinario”, numero totale di fogli consegnati.
2. Numerare tutti i fogli e riportare su ciascuno almeno nome, cognome, numero di matricola, cod. persona.
3. Scrivere con grafia leggibile e con la penna
4. Indicare chiaramente la domanda a cui si sta rispondendo. Ad esempio 1a)...
5. Risolvere per primi i punti in grassetto, perché ritenuti più facili. La durata della prova è 2.5 ore.
6. Non sono ammessi libri o appunti o altro materiale, eccetto la calcolatrice.

Esercizio 1

Si consideri il circuito riportato nella Fig. 1. Gli amplificatori operazionali saturano alle tensioni di alimentazione. I_{in} sia un generatore di corrente di segnale.

- a) **Tracciare il diagramma di Bode del modulo del trasferimento $V_{out,1}/I_{in}$, quotandone tutti i punti significativi, assumendo l'amplificatore operazionale ideale.**
- b) Determinare il margine di fase del blocco amplificatore, se l'amplificatore operazionale 1 è caratterizzato da un prodotto guadagno-larghezza di banda, $GBWP = 70 \text{ MHz}$ (A_0 non è noto separatamente).




Fig. 1

$$\begin{aligned}
 R_1 &= 100 \text{ k}\Omega \\
 R_2 &= R_3 = 2 \text{ k}\Omega \\
 R_4 &= 18 \text{ k}\Omega \\
 R_L &= 1 \text{ k}\Omega \\
 C &= 2 \text{ pF} \\
 R_a &= 5 \text{ k}\Omega \\
 R_b &= 100 \Omega \\
 R_c &= 8.9 \text{ k}\Omega \\
 V_{dd} &= 4.5 \text{ V}
 \end{aligned}$$

- c) Si assuma che l'amplificatore operazionale 1 sia caratterizzato da uno *slew-rate* di $4 \text{ V}/\mu\text{s}$, determinare, quindi, l'intervallo di tempo in cui, a seguito dell'applicazione di un gradino negativo in ingresso di ampiezza $1 \mu\text{A}$, si abbia una commutazione dell'uscita $V_{out,2}$.

Esercizio 2

Si consideri la catena di acquisizione mostrata in Fig. 2. L'ADC sia del tipo ad inseguimento (*tracking*) con $n = 12 \text{ bits}$. V_{in} sia un generatore di segnale a gradino di ampiezza A nell'intervallo pari a $50 \text{ mV} - 200 \text{ mV}$ ($V_{low} = 0 \text{ V}$, $V_{high,min} = 50 \text{ mV}$, $V_{high,max} = 200 \text{ mV}$).




Fig. 2


$$\begin{aligned}
 V_{Tp} &= -1 \text{ V} \\
 |k_p| &= 6 \text{ mA/V}^2 \\
 V_{dd} &= 4.5 \text{ V} \\
 f_{ck} &= 12 \text{ MHz} \\
 n &= 12 \text{ bits} \\
 C_{HOLD} &= 2 \text{ nF}
 \end{aligned}$$

- a) **Determinare il minimo valore del guadagno G necessario per garantire di ottenere sempre una risoluzione in ingresso migliore dello 0.25% della ampiezza del gradino in ingresso.**
- b) Si assuma ora $G = 12$, determinare le tensioni di comando del *gate* del *pMOS* che garantiscano una resistenza $R_{ds,on}$ minore di 10Ω in fase di *Sample* e il *pMOS* spento con 3 V di margine in fase di *Hold*.
- c) Si assuma nuovamente $G = 12$, a seguito della applicazione del gradino in ingresso, determinare il minimo tempo da attendere per avere sempre una parola digitale “valida” in uscita. Si assuma un *reset* globale ad ogni inizio di conversione, corrispondente all'istante di applicazione del gradino.

Esercizio 3

Si consideri il circuito a *MOSFET* riportato nella Fig. 3, in cui v_1 e v_2 sono generatori di tensione di piccolo segnale.

- a) **Determinare la polarizzazione del circuito (tensioni a tutti i nodi e correnti in tutti i rami).**
- b) **Determinare l'espressione ed il valore del guadagno differenziale di piccolo segnale $v_{out}/(v_2 - v_1)$ a bassa frequenza.**
- c) Tracciare il diagramma di Bode del modulo del trasferimento differenziale di piccolo segnale $v_{out}/(v_2 - v_1)$, quotandone tutti i punti significativi.



$$\begin{aligned}
 V_{Tn} &= 1 \text{ V} \\
 k_n &= 0.5 \text{ mA/V}^2 \\
 V_{dd} &= 5 \text{ V} \\
 R_d &= 8 \text{ k}\Omega \\
 R_s &= 1 \text{ k}\Omega \\
 C &= 22 \text{ pF} \\
 I_0 &= 1 \text{ mA}
 \end{aligned}$$

Fig. 3

Esercizio 4

Si consideri il circuito riportato nella Fig. 4, in cui v_{in} è un generatore di tensione sinusoidale ($A = 5 \text{ V}$, $f = 30 \text{ Hz}$), V_{dd} è un generatore di tensione DC e I è un generatore di corrente DC pari a 1 mA . Per i diodi si assuma una tensione di accensione pari a 0.7 V e una tensione di *breakdown* pari a -4 V .

Determinare la massima potenza dissipata dal diodo.




Fig. 4

$$\begin{aligned}
 V_{dd} &= 5 \text{ V} \\
 R_1 &= 1 \text{ k}\Omega \\
 R_2 &= 10 \text{ k}\Omega \\
 R_3 &= 1 \text{ k}\Omega \\
 I &= 1 \text{ mA}
 \end{aligned}$$