


# Fondamenti di Elettronica - Ingegneria Elettronica – a.a. 2021/22

## 2<sup>a</sup> prova in itinere – 4 luglio 2022

1. Riportare sulla prima pagina del foglio protocollo nome, cognome, numero di matricola, cod. persona, data, “seconda prova in itinere”, numero totale di fogli consegnati.
2. Numerare tutti i fogli e riportare su ciascuno almeno nome, cognome, numero di matricola, cod. persona.
3. Scrivere con grafia leggibile e con la penna
4. Indicare chiaramente la domanda a cui si sta rispondendo. Ad esempio 1a)...
5. Risolvere per primi i punti in grassetto, perché ritenuti più facili. La durata della prova è 2.5 ore.
6. Non sono ammessi libri o appunti o altro materiale, eccetto la calcolatrice.

### Esercizio 1

Si consideri il circuito riportato nella Fig. 1. L'amplificatore operazionale è saturato alle tensioni di alimentazione.  $V_{in}$  sia un generatore di segnale.




$$\begin{aligned}
 R_a &= 10 \text{ k}\Omega \\
 R &= 2 \text{ k}\Omega \\
 R_f &= 80 \text{ k}\Omega \\
 V_b &= V_{dd} = 5 \text{ V} \\
 C &= 100 \text{ }\mu\text{F}
 \end{aligned}$$

Fig. 1

- a) **Determinare l'espressione ed il valore delle soglie di commutazione, assumendo  $V_b = 0 \text{ V}$ .**
- b) Determinare il valore *rms* del rumore sovrapposto al segnale in ingresso,  $V_{in}$ , che non causi eccessive commutazioni spurie.
- c) Se l'amplificatore operazionale è caratterizzato da un valore medio delle correnti di bias  $I_{bias} = 10 \text{ }\mu\text{A}$  (entrante nei morsetti dell'operazionale), determinare il valore della resistenza  $R_b$  per portare a  $0 \text{ V}$  il valore medio delle soglie di commutazione.

### Esercizio 2

Si consideri il circuito riportato nella Fig. 2. L'amplificatore operazionale è saturato alle tensioni di alimentazione.  $V_{in}$  sia un generatore di segnale generico.




$$\begin{aligned}
 R &= 50 \text{ }\Omega \\
 R_1 &= 2 \text{ k}\Omega \\
 R_2 &= 18 \text{ k}\Omega \\
 R_3 &= 2 \text{ k}\Omega \\
 R_4 &= 0.5 \text{ k}\Omega \\
 R_L &= 1 \text{ k}\Omega \\
 V_{dd} &= 6 \text{ V} \\
 C &= 22 \text{ nF}
 \end{aligned}$$

Fig. 2

- a) **Determinare l'espressione ed il valore del guadagno reale  $V_{out,1}/V_{in}$  a bassa frequenza se l'amplificatore operazionale è caratterizzato da un guadagno ad anello aperto  $A_0 = 80 \text{ dB}$ .**
- b) **Disegnare, quotandone tutti i punti significativi, il diagramma di Bode del modulo del guadagno ideale.**
- c) Determinare il valore e la espressione della resistenza di uscita  $R_{out}$ , indicata in figura, se l'amplificatore operazionale è caratterizzato da una resistenza di uscita  $r_o = 40 \text{ }\Omega$  e  $A_0 = 80 \text{ dB}$ .
- d) Determinare il margine di fase se l'amplificatore operazionale è caratterizzato da un prodotto guadagno-larghezza di banda,  $GBWP = 80 \text{ MHz}$  ( $A_0$  non è noto separatamente).

### Esercizio 3

Si consideri la catena di acquisizione mostrata in Fig. 3. L'amplificatore operazionale è saturato alle tensioni di alimentazione. L'ADC sia del tipo a gradinata con  $n = 12 \text{ bits}$ .  $V_{in}$  sia un generatore di segnali periodici del tipo  $V_{in} = A \sin^2(\omega t)$  con ampiezza  $A$  compresa tra  $20 \text{ mV}$  e  $200 \text{ mV}$  e frequenza  $f = 50 \text{ Hz}$ .



$$\begin{aligned}
 V_{Tn} &= +1 \text{ V} \\
 k_n &= 8 \text{ mA/V}^2 \\
 R_{ADC} &= 200 \text{ M}\Omega \\
 V^+ &= 5 \text{ V} \\
 f_{ck} &= 2 \text{ MHz} \\
 n &= 12 \text{ bits}
 \end{aligned}$$

Fig. 3

- a) **Determinare il minimo ed il massimo valore del guadagno  $G$  necessario per garantire di ottenere una risoluzione in ingresso migliore dello 0.5% della ampiezza del segnale in ingresso.**
- b) **Si assuma ora di considerare segnali che coprano interamente la dinamica dell'ADC. Determinare il minimo valore della capacità di Hold che garantisca un errore massimo di  $LSB/3$ .**
- c) Si assuma ora un guadagno  $G$  pari a 15, determinare le tensioni di comando del gate del nMOS che garantiscano una resistenza  $R_{ds,on}$  minore di  $18 \text{ }\Omega$  in fase di Sample e l'nMOS spento con  $4 \text{ V}$  di margine in fase di Hold.

